半导体器件及其制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体地，涉及一种半导体器件及其制作方法。
【背景技术】
[0002]随着光电产品的不断发展和集成化的要求，希望将光电区的器件(例如光电二极管)和有源区的器件(例如CMOS器件)等集成在一起。光电二极管基本上是一个工作于反向偏压的p-n结或金属-半导体接触，当光信号打在光电二极管上时，耗尽区会将由光产生的电子-空穴对予以分离，因此就有电流流至外部电路。光电区上的介电层要求均匀且厚度需要严格控制，一般应为光波波长的1/4的整数倍。
[0003]现有工艺中制作这种集成的器件过程中，针对光电区，仅保留金属间介电层和钝化层，最后再将光电区的金属间介电层和钝化层刻蚀掉。但是，刻蚀至半导体衬底时很难控制光电区的半导体衬底(例如硅)的损失。另一种方式是保留金属间介电层、金属层和钝化层，最后再刻蚀掉。但是，由于不用区域内的各层的厚度不同，很难控制不同区域的刻蚀速率，从而造成整片的刻蚀不均匀。并且，金属层的过刻蚀也很难控制，进而很难控制剩余的介电层的厚度。
[0004]因此，有必要提出一种半导体器件及其制作方法，以解决现有技术中存在的问题。
【发明内容】
[0005]为了解决现有技术中存在的问题，根据本发明的一个方面，提供一种半导体器件的制作方法。所述方法包括:a)提供半导体衬底，所述半导体衬底上具有光电区和有源区；b)在所述光电区上依次形成至少覆盖所述光电区的第一介电层和第一多晶硅层；c)在所述第一多晶硅层上形成至少一层布线层，并对所述光电区的布线层进行图案化，直至露出所述第一多晶硅层，其中每层所述布线层包括层间介电层和位于所述层间介电层之上的具有互连图案的金属互连层，且所述金属互连层具有对应所述光电区的开口 ；以及d)对所述光电区的所述第一多晶娃层进行刻蚀，直至露出所述第一介电层。
[0006]优选地，所述c)步骤中每层所述布线层的形成方法包括:沉积所述层间介电层；在所述层间介电层上形成所述金属层；以及对所述金属层进行图案化，以形成所述互连图案并去除所述光电区上的所述金属层，以形成所述金属互连层。
[0007]优选地，所述c)步骤中对所述光电区的所述布线层进行图案化是在形成所有的所述布线层之后进行的。
[0008]优选地，所述第一介电层为氧化物，且所述b)步骤包括:在所述半导体衬底的所述有源区和所述光电区上均形成氧化物层；在所述氧化物层上形成多晶硅层；以及对所述氧化物层和所述多晶硅层进行图案化，以在所述有源区形成栅极结构，且在所述光电区形成所述第一介电层和所述第一多晶娃层。
[0009]优选地，所述方法在所述d)步骤之后还包括:在所述第一介电层上形成所述第二介电层。
[0010]优选地，所述方法在所述d)步骤之后还包括:对所述光电区的所述第一介电层进行刻蚀，直至露出所述半导体衬底；以及在露出的所述半导体衬底上形成第二介电层。
[0011 ] 优选地，所述第二介电层包括氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。
[0012]优选地，所述第一介电层包括氧化硅、正硅酸乙酯、磷硅玻璃以及铟锡金属氧化物中的一种或多种。
[0013]优选地，所述c)步骤中对所述光电区的所述布线层进行图案化的曝光尺寸小于所述光电区的尺寸。
[0014]优选地，在形成所述至少一层布线层之后且在对所述光电区的所述布线层进行图案化之前，所述方法还包括:在所述至少一层布线层上形成钝化层；以及去除所述光电区的所述钝化层。
[0015]根据本发明的另一个方面，还提供一种半导体器件。所述半导体器件采用上述任一种方法制备。
[0016]根据本发明的半导体器件的制作方法，在对光电区上的布线层进行刻蚀的过程中，依次对层间介电层、第一多晶硅层进行刻蚀，直至露出第一介电层，且在刻蚀过程中分别以第一多晶硅层和第一介电层作为刻蚀停止层，可以使得最终形成在光电区上的介电层(第一介电层和/或第二介电层)均匀，且能够严格控制光电区的介电层(第一介电层和/或第二介电层)的厚度，能够提高半导体器件的性能。
[0017]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0018]以下结合附图，详细说明本发明的优点和特征。
【附图说明】
[0019]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0020]图1是根据本发明的一个实施例的半导体器件的制作方法的流程图；
[0021]图2A-2L是根据图1的流程图所示的方法制作半导体器件过程中获得的半导体器件的剖视图；以及
[0022]图3是根据本发明的一个实施例的半导体器件的制作方法制作半导体器件的过程中，对第一多晶硅层进行刻蚀后的界面形貌图。
【具体实施方式】
[0023]接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0024]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0025]根据本发明的一个方面，提供一种半导体器件的制作方法。图1示出了根据本发明的一个实施例的半导体器件的制作方法的流程图，图2A-2L示出了根据图1中的流程图所示的方法制作半导体器件的过程中获得的半导体器件的剖视图。下面将结合图1所示的流程图以及图2A-2L所示的剖视图详细描述本发明。
[0026]步骤SllO:提供半导体衬底210，半导体衬底210上具有光电区211和有源区210。
[0027]如图2A所示，提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。半导体衬底210中具有光电区211和有源区212。光电区211中可以形成有例如光电二极管等，有源区212中可以形成有例如CMOS晶体管等有源器件。此外，在半导体衬底210内还可以形成有用于隔离有源区的浅沟槽隔离(STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体衬底210中还可以形成有掺杂阱(未示出)等等。为了图示简洁，在这里并未不出。
[0028]步骤S120:在光电区211上依次形成至少覆盖光电区211的第一介电层220和第一多晶娃层230。
[0029]如图2B所示，在光电区211上形成至少覆盖光电区211的第一介电层220和第一多晶硅层230。第一介电层220可以包括氧化硅、正硅酸乙酯(TEOS)、磷硅玻璃(PSG)以及铟锡金属氧化物(ITO)中的一种或多种。其中氧化硅可以是自然生长的氧化硅，也可以是通过热氧生长等方法形成的氧化硅，还可以是通过物理气相沉