半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
【背景技术】
[0002]用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器容易在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍然可保存其数据。与其它的非易失性存储技术(如磁盘驱动器)相比，非易失性半导体存储器相对较小，因此，非易失性存储器已广泛地应用于移动通讯系统和存储卡等领域中。
[0003]S0N0S (Silicon-oxide-Nitride-oxide-Silicon，简称 S0N0S)存储器是一种重要的非易失性半导体存储器，S0N0S存储器的隧穿氧化层的厚度较薄，一般利用绝缘的氮化硅介质层来俘获并存储电荷，氮化硅介质层用来俘获电荷的陷阱是独立的，不会因为一个缺陷导致存储电荷的大量丢失。S0N0S存储器还具有抗擦写能力好、操作电压低、功率低和工艺过程简单的优点。
[0004]S0N0S存储器的形成方法包括:提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、横跨所述浅沟槽隔离结构的栅极区；在所述半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层，所述隧穿介质材料层和顶部介质材料层的材料为氧化硅；所述捕获电荷材料层的材料为氮化硅；采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层直至暴露出隧穿介质材料层的表面，在所述栅极区形成顶部介质层和捕获电荷层；采用湿刻工艺刻蚀隧穿介质材料层，在所述栅极区形成隧穿介质层，所述隧穿介质层、捕获电荷层和顶部介质层构成0N0结构；在所述0Ν0结构上形成栅电极。
[0005]然而，采用现有技术中的方法形成的S0N0S存储器作为半导体器件，容易出现在浅沟槽隔离结构顶部拐角处残留栅电极的材料不能去除，导致半导体器件发生短路的现象。
【发明内容】
[0006]本发明解决的问题是提供一种半导体器件的形成方法，避免在浅沟槽隔离结构顶部拐角处残留栅电极的材料，避免半导体器件发生短路。
[0007]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、横跨所述浅沟槽隔离结构的条状的栅极区；在所述半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同；采用各向异性干刻工艺刻蚀所述保护材料层和所述顶部介质材料层直至暴露出所述捕获电荷材料层的表面，在所述栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构的顶部拐角处形成残留保护层和残留顶部介质层；采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层。
[0008]可选的，所述保护材料层和捕获电荷材料层的材料为氮化硅。
[0009]可选的，所述顶部介质材料层和隧穿介质材料层的材料为氧化娃。
[0010]可选的，形成所述保护材料层的工艺为等离子体化学气相沉积工艺或原子层沉积工艺。
[0011]可选的，采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层的步骤包括:采用第一湿刻工艺刻蚀捕获电荷材料层直至暴露出隧穿介质材料层的表面，在所述栅极区形成捕获电荷层，同时去除保护层和残留保护层；第一湿刻工艺后，采用第二湿刻工艺刻蚀隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成隧穿介质层，同时去除残留顶部介质层。
[0012]可选的，所述第一湿刻工艺的参数为:采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70%?90%，刻蚀温度为120摄氏度?180摄氏度。
[0013]可选的，所述第二湿刻工艺的参数为:采用的刻蚀溶液为氢氟酸溶液，氢氟酸的浓度为20%?50%，刻蚀温度为10摄氏度?50摄氏度。
[0014]可选的，采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层的步骤为:采用第一各向异性干刻工艺刻蚀保护材料层直至暴露出顶部介质材料层的表面，在所述栅极区形成保护层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层；第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀顶部介质材料层直至暴露出捕获电荷材料层的表面，在所述栅极区形成顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留顶部介质层。
[0015]可选的，所述保护材料层的厚度为80埃?110埃；所述顶部介质材料层的厚度为70埃?90埃；所述捕获电荷材料层的厚度为80埃?110埃；所述隧穿介质材料层的厚度为18埃?35埃。
[0016]可选的，进行所述湿刻工艺后，还包括:在所述顶部介质层表面形成栅电极。
[0017]与现有技术相比，本发明的技术方案具有以下优点:
[0018]由于形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层后还在顶部介质材料层的表面还形成了保护材料层，且所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同，当采用各向异性干刻工艺刻蚀保护材料层和顶部材料层后，在所述栅极区形成顶部介质层和保护层，还在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留顶部介质层和残留保护层，当采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层时，在所述栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层，而所述栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层和捕获电荷材料层也在湿刻工艺中去除，避免在湿刻工艺中在栅极区两侧的浅沟槽隔离结构顶部拐角处发生底切现象，从而避免后续栅电极的材料进入底切位置而难以去除，从而避免半导体器件发生短路。
[0019]另外，由于采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层后，半导体衬底上具有捕获电荷材料层和隧穿介质材料层，相比现有技术中采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层后，在半导体衬底上只具有隧穿介质材料层的情况，两层的捕获电荷材料层和隧穿介质材料层增加了对半导体衬底的保护作用，使得本发明在所述各向异性干刻工艺的过程中，避免半导体衬底表面受到刻蚀损伤。
【附图说明】
[0020]图1至图4是现有技术中半导体器件的结构示意图；
[0021]图5、图6a、图6b、图7a、图7b、图8a、图8b、图9a、图9b、图10a和图10b是本发明第一实施例中半导体器件形成过程的结构示意图。
【具体实施方式】
[0022]正如【背景技术】所述，现有技术中半导体器件的形成方法容易出现在浅沟槽隔离结构顶部拐角处残留栅电极的材料，导致半导体器件发生短路的现象。
[0023]结合参考图1、图2、图3和图4，图1为半导体器件的俯视图，图2为半导体器件沿着图1中的0N0结构延伸方向(Α-Α1切割线)的剖面图，图3为半导体器件沿着图1中Β-Β1切割线获得的剖面图，Β-Β1切割线平行于Α-Α1切割线且通过浅沟槽隔离结构和有源区；图4为沿着C-C1切割线获得的剖面图，C-C1切割线垂直于0Ν0结构延伸方向且通过有源区。
[0024]所述半导体器件为S0N0S存储器，包括:半导体衬底100 ;位于半导体衬底中的浅沟槽隔离结构101 ;位于半导体衬底100表面的0Ν0结构，所述0Ν0结构横跨浅沟槽隔离结构101，所述0Ν0结构包括:位于半导体衬底100上且横跨浅沟槽隔离结构101的隧穿介质层102、位于隧穿介质层102表面的捕获电荷层103和位于捕获电荷层103表面的顶部介质层104 ;位于0Ν0结构表面的栅电极105 ;位于所述0Ν0结构和栅电极105两侧的源漏区106。所述半导体器件采用源漏区共用的结构，即一个S0N0S存储器的源区同时是相邻S0N0S存储器的漏区。浅沟槽隔离结构101用于隔离相邻的有源区。
[0025]现有技术中形成所述半导体器件的方法为:提供半导体衬底100，所述半导体衬底100中具有浅沟槽隔离结构101、横跨所述浅沟槽隔离结构101的栅极区(I区域)；在所述半导体衬底100上从下到上依次形成隧穿介质材料层(未图示)、捕获电荷材料层(未图示)和顶部介质材料层(未图示)，所述隧穿介质材料层和顶部介质材料层的材料为氧化硅，所述捕获电荷材料层的材料为氮化硅；在所述顶部介质材料层表面形成图形化的光刻胶层，所述图形化的光刻胶层对应栅极区的位置；以所述图形化的光刻胶层为掩膜采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层直至暴露出所述隧穿介质材料层的表面，在所述栅极区形成顶部介质层104和捕获电荷层103 ;然后以所述图形化的光刻胶层为掩膜采用湿刻工艺刻蚀隧穿介质材料层直至暴露出半导体衬底100的表面，在所述栅极区形成隧穿介质层102 ;进行湿刻工艺后，在顶部介质层104表面形成栅电极105。
[0026]研究发现，采用现有技术形成半导体器件的方法容易在浅沟槽隔离结构顶部拐角处残留栅电极的材料，导致半导体器件发生短路现象的原因在于:<