化的掩膜层去除，然后进行第一湿刻工艺。
[0052]另需说明的是，本实施例中，本实施例中，在第二湿刻工艺中，由于顶部介质材料层240暴露在第二湿刻的环境中，会刻蚀去除部分厚度的顶部介质材料层240，形成的顶部介质层241的厚度小于顶部介质材料层240的厚度，为45埃?55埃。为了避免在第二湿法刻蚀中形成的顶部介质材料层240的厚度过薄，需要顶部介质材料层的厚度需要大于等于70埃，同时为了减少工艺成本，使顶部介质材料层的厚度小于等于90埃。
[0053]所述顶部介质层241、捕获电荷层231和隧穿介质层221构成0N0结构。
[0054]结合参考图10a和图10b，进行所述湿刻工艺后，在所述顶部介质层241表面形成栅电极260。
[0055]所述栅电极260的材料为多晶硅。
[0056]形成所述栅电极260的步骤为:形成覆盖所述半导体衬底200的导电材料层(未图示)，形成所述导电材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或者原子层沉积工艺，然后图形化所述导电材料层，形成栅电极260。
[0057]形成栅电极250后，还可以在0N0结构的两侧形成S0N0S存储器的源漏区。
[0058]由于当采用湿刻工艺刻蚀隧穿介质材料层和捕获电荷材料层时，在半导体衬底的栅极区形成隧穿介质层和捕获电荷层，同时将保护层、残留保护层和残留顶部介质层去除，而所述栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层和捕获电荷材料层也在湿刻工艺中去除，避免在湿刻工艺中在栅极区两侧的浅沟槽隔离结构顶部拐角处发生底切现象而导致栅电极的材料进入底切位置而难以去除，从而避免半导体器件发生短路。
[0059]另外，由于采用各向异性干刻工艺刻蚀保护材料层250和顶部介质材料层240后，半导体衬底200上具有捕获电荷材料层230和隧穿介质材料层220，相比现有技术中采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层后，在半导体衬底上只具有隧穿介质材料层的情况，两层的捕获电荷材料层230和隧穿介质材料层220增加了对半导体衬底200的保护作用，使得本发明在所述各向异性干刻工艺的过程中，避免半导体衬底200表面受到刻蚀损伤。
[0060]需要说明的是，采用第一湿刻工艺刻蚀捕获电荷材料层时，会存在横向刻蚀的现象，使得形成的捕获电荷层的线宽尺寸减小；采用第二湿刻工艺刻蚀隧穿介质材料层时，会存在横向刻蚀的现象，使得形成的隧穿介质层的线宽尺寸减小，同时也会减小顶部介质层的线宽尺寸。从而难以控制形成的0N0结构的线宽尺寸。为了较好的控制最终形成的0Ν0结构的线宽尺寸，控制在形成栅电极之前形成的0Ν0结构的线宽尺寸大于栅电极的线宽尺寸，在0Ν0结构上形成栅电极时，用各向异性干刻工艺图形化导电材料层，使得形成的栅电极的线宽尺寸较为精准，然后采用各向异性干刻工艺去除未被栅电极覆盖的0Ν0结构，使得最终形成的0Ν0结构的线宽尺寸和栅电极的线宽尺寸一致，且得到较好的控制。
[0061]第二实施例
[0062]第二实施例与第一实施的区别在于:形成的半导体器件包括S0N0S存储器和M0S晶体管。具体的，形成所述0Ν0结构后，还包括:在所述0Ν0结构暴露出的半导体衬底表面形成栅介质材料层；形成覆盖所述栅介质材料层和0Ν0结构的栅极材料层；图形化所述栅极材料层和所述栅介质材料层，在所述半导体上形成栅介质层和位于所述栅介质层表面的第一栅电极，同时在所述0Ν0结构表面形成第二栅电极。
[0063]所述栅介质材料层的材料为氧化硅；形成所述栅介质材料层的工艺为氧化工艺，包括干法氧化工艺或湿法氧化工艺；所述栅极材料层的材料为多晶硅；形成所述栅极材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
[0064]图形化所述栅极材料层和所述栅介质材料层的工艺优选为各向异性干刻工艺。图形化所述栅极材料层后，所述栅极材料层的一部分形成第一栅电极，另一部分在0Ν0结构表面形成第二栅电极。所述栅介质层和所述第一栅电极构成M0S晶体管的栅极结构。
[0065]图形化所述栅极材料层和所述栅介质材料层后，还可以在所述栅极结构两侧形成M0S晶体管的源漏区，在0Ν0结构的两侧形成S0N0S存储器的源漏区。
[0066]本实施例中，将S0N0S存储器和M0S晶体管的形成步骤兼容在一起，即在一套制程中实现形成S0N0S存储器和M0S晶体管；另外，由于采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层时，避免了半导体衬底表面受到刻蚀损伤，使得形成的栅介质层和半导体衬底之间具有良好的界面，从而使得形成的M0S晶体管的性能得到提高。
[0067]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、横跨所述浅沟槽隔离结构的条状的栅极区； 在所述半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同； 采用各向异性干刻工艺刻蚀所述保护材料层和所述顶部介质材料层直至暴露出所述捕获电荷材料层的表面，在所述栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构的顶部拐角处形成残留保护层和残留顶部介质层； 采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护材料层和捕获电荷材料层的材料为氮化硅。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述顶部介质材料层和隧穿介质材料层的材料为氧化硅。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述保护材料层的工艺为等离子体化学气相沉积工艺或原子层沉积工艺。5.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层的步骤包括: 采用第一湿刻工艺刻蚀捕获电荷材料层直至暴露出隧穿介质材料层的表面，在所述栅极区形成捕获电荷层，同时去除保护层和残留保护层； 第一湿刻工艺后，采用第二湿刻工艺刻蚀隧穿介质材料层直至暴露出半导体衬底表面，在所述栅极区形成隧穿介质层，同时去除残留顶部介质层。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一湿刻工艺的参数为:采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70%?90%，刻蚀温度为120摄氏度?180摄氏度。7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第二湿刻工艺的参数为:采用的刻蚀溶液为氢氟酸溶液，氢氟酸的浓度为20%?50%，刻蚀温度为10摄氏度?50摄氏度。8.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层的步骤为: 采用第一各向异性干刻工艺刻蚀保护材料层直至暴露出顶部介质材料层的表面，在所述栅极区形成保护层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层； 第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀顶部介质材料层直至暴露出捕获电荷材料层的表面，在所述栅极区形成顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留顶部介质层。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护材料层的厚度为80埃?110埃；所述顶部介质材料层的厚度为70埃?90埃；所述捕获电荷材料层的厚度为80埃?110埃；所述隧穿介质材料层的厚度为18埃?35埃。10.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行所述湿刻工艺后，还包括:在所述顶部介质层表面形成栅电极。
【专利摘要】一种半导体器件的形成方法，包括：提供有浅沟槽隔离结构、横跨浅沟槽隔离结构的条状栅极区的半导体衬底；在半导体衬底上从下到上依次形成隧穿介质材料层、捕获电荷材料层、顶部介质材料层和保护材料层，隧穿介质材料层和顶部介质材料层的材料相同，捕获电荷材料层和保护材料层的材料相同；用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层，在栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层和残留顶部介质层；用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层，在栅极区形成捕获电荷层和隧穿介质层，同时去除保护层、残留保护层和残留顶部介质层。所述方法避免在浅沟槽隔离结构顶部拐角处残留栅电极。
【IPC分类】H01L21/8247, H01L27/115
【公开号】CN105405810
【申请号】CN201510824825
【发明人】吴亚贞, 刘宪周
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年3月16日
【申请日】2015年11月24日