br>[0027]由于浅沟槽隔离结构制造工艺的原因使得浅沟槽隔离结构的顶部拐角处具有凹陷，形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层后，所述拐角处也存在隧穿介质材料层、捕获电荷材料层和顶部介质材料层，在采用各向异性干刻工艺刻蚀顶部介质材料层和捕获电荷材料层后，在所述栅极区形成顶部介质层和捕获电荷层，也会在所述栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留捕获电荷层(未图示)和覆盖残留捕获电荷层侧壁的残留顶部介质层(未图示)，采用湿刻工艺刻蚀隧穿介质材料层后，在所述栅极区形成隧穿介质层的同时会将残留顶部介质层和栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层去除，而残留捕获电荷层没有被去除，且在栅极区两侧的浅沟槽隔离结构顶部拐角处的隧穿介质材料层去除后形成开口，即在残留捕获电荷层侧壁发生底切现象，在形成栅电极的过程中，沉积的栅电极的材料会进入所述开口位置，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留栅电极107，由于所述残留栅电极107的侧壁被残留捕获电荷层覆盖，所述残留栅电极107难以被刻蚀去除，导致半导体器件容易发生短路现象。
[0028]需要说明的是，受到工艺的限制，所述残留捕获电荷层不会采用专门的工艺步骤去除，原因在于:若采用湿刻工艺去除所述残留捕获电荷层，也会使得栅极区形成的捕获电荷层受到严重的刻蚀损伤，同时若去除所述残留捕获电荷层一般需要采用磷酸溶液，刻蚀温度为120摄氏度?180摄氏度，光刻胶在此温度下会变形受损，故需要在去除所述图形化的光刻胶后才能进行，增加了工艺复杂度。
[0029]在此基础上，本发明提供一种半导体器件的形成方法，形成隧穿介质材料层、捕获电荷材料层和顶部介质材料层后还在顶部介质材料层的表面还形成了保护材料层，所述隧穿介质材料层和顶部介质材料层的材料相同，所述捕获电荷材料层和保护材料层的材料相同；采用各向异性干刻工艺刻蚀保护材料层和顶部介质材料层，在所述栅极区形成保护层和顶部介质层，在栅极区两侧的浅沟槽隔离结构顶部拐角处形成残留保护层和残留顶部介质层，然后采用湿刻工艺刻蚀捕获电荷材料层和隧穿介质材料层，在所述栅极区形成捕获电荷层和隧穿介质层的同时去除保护层、残留保护层和残留顶部介质层，使得在后续形成栅电极的过程中，避免在栅极区两侧的浅沟槽隔离结构顶部拐角处残留栅电极的材料，从而避免半导体器件发生短路。
[0030]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0031]第一实施例
[0032]图5、图6a、图6b、图7a、图7b、图8a、图8b、图9a、图9b、图10a和图10b是本发明第一实施例中半导体器件形成过程的结构示意图。所述半导体器件为S0N0S存储器。
[0033]结合参考图5、图6a和图6b，图6a为沿着图5中A2-A3切割线得到的剖面图，图6b为沿着B2-B3切割线得到的剖面图，提供半导体衬底200，所述半导体衬底200中具有浅沟槽隔离结构210，所述半导体衬底200具有横跨所述浅沟槽隔离结构210的条状的栅极区(I区域)。
[0034]所述半导体衬底200为后续形成半导体器件提供工艺平台。所述半导体衬底200可以是单晶娃，多晶娃或非晶娃；所述半导体衬底200也可以是娃、锗、锗化娃、砷化嫁等半导体材料；本实施例中，所述半导体衬底200的材料为硅。
[0035]所述浅沟槽隔离结构210用于后续隔离相邻的有源区。形成浅沟槽隔离结构210的步骤为:在半导体衬底200上形成氧化层；在所述氧化层表面形成硬掩膜层；图形化所述硬掩膜层、氧化层及半导体衬底，在半导体衬底中形成沟槽；在所述沟槽内生长垫氧化层；在所述沟槽内和所述硬掩膜层表面形成隔离层；对隔离层进行平坦化至露出硬掩膜层；用湿法刻蚀去除硬掩膜层和氧化层，形成浅沟槽隔离结构210。所述硬掩膜层的材料为氮化硅，所述氧化层的材料为氧化硅。
[0036]在形成浅沟槽隔离结构210的过程中，由于需要用湿法刻蚀去除半导体衬底200表面的硬掩膜层和氧化层，在去除所述硬掩膜层和氧化层的过程中，容易在浅沟槽隔离结构210顶部拐角处形成凹陷。
[0037]所述半导体衬底200的栅极区横跨浅沟槽隔离结构210，后续会在所述栅极区形成S0N0S存储器的0N0结构和栅电极。
[0038]结合参考图7a和图7b，在所述半导体衬底200上从下到上依次形成隧穿介质材料层220、捕获电荷材料层230、顶部介质材料层240和保护材料层250，所述隧穿介质材料层220和顶部介质材料层240的材料相同，所述捕获电荷材料层230和保护材料层250的材料相同。
[0039]所述隧穿介质材料层220和顶部介质材料层240的材料为氧化娃；所述隧穿介质材料层220的厚度为18埃?35埃；所述顶部介质材料层240的厚度为70埃?90埃。形成所述隧穿介质材料层220和顶部介质材料层240的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚常压化学气相沉积工艺；本实施例中，形成所述隧穿介质材料层220和顶部介质材料层240的工艺为离子体化学气相沉积工艺。
[0040]所述捕获电荷材料层230和保护材料层250的材料为氮化硅；所述捕获电荷材料层230的厚度为80埃?110埃；所述保护材料层250的厚度为80埃?110埃；形成捕获电荷材料层230和保护材料层250的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者压常压化学气相沉积工艺；本实施例中，形成捕获电荷材料层230和保护材料层250的工艺为等离子体化学气相沉积工艺。
[0041]所述隧穿介质材料层220用于后续形成隧穿介质层221 ;所述捕获电荷材料层230用于后续形成捕获电荷层231 ;所述顶部介质材料层240用于后续形成顶部介质层241。
[0042]结合参考图8a和图8b，采用各向异性干刻工艺刻蚀保护材料层250(参考图7a和图7b)和顶部介质材料层240 (参考图7a和图7b)直至暴露出捕获电荷材料层230的表面，在所述栅极区形成保护层251和顶部介质层241，在所述栅极区两侧的浅沟槽隔离结构210顶部拐角处形成残留保护层(未图示)和残留顶部介质层(未图示)。
[0043]具体的，采用各向异性干刻工艺刻蚀保护材料层250和顶部介质材料层240的步骤为:采用第一各向异性干刻工艺刻蚀保护材料层250直至暴露出顶部介质材料层240的表面，在所述栅极区形成保护层251，在所述栅极区两侧的浅沟槽隔离结构210顶部拐角处形成残留保护层；第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀顶部介质材料层240直至暴露出捕获电荷材料层230的表面，在所述栅极区形成顶部介质层241，在所述栅极区两侧的浅沟槽隔离210结构顶部拐角处形成残留顶部介质层。
[0044]需要说明的是，在第一各向异性干刻工艺和第二各向异性干刻工艺进行前，在保护材料层250上形成图形化的掩膜层，所述图形化的掩膜层的材料为光刻胶，所述图形化的掩膜层对应栅极区的位置，以所述图形化的掩膜层为掩膜进行第一各向异性干刻工艺和第二各向异性干刻工艺。
[0045]所述保护层251覆盖顶部介质层241的表面；所述残留保护层覆盖所述残留顶部介质层的侧壁。
[0046]结合参考图9a和图％，采用湿刻工艺刻蚀捕获电荷材料层230 (参考图8a和图8b)和隧穿介质材料层220(参考图8a和图8b)直至暴露出半导体衬底200表面，在所述栅极区形成捕获电荷层231和隧穿介质层221，同时去除保护层251 (参考图8a和图8b)、残留保护层和残留顶部介质层。
[0047]具体的，采用湿刻工艺刻蚀捕获电荷材料层230和隧穿介质材料层220的步骤包括:采用第一湿刻工艺刻蚀捕获电荷材料层230直至暴露出隧穿介质材料层220的表面，在所述栅极区形成捕获电荷层231，同时去除保护层251和残留保护层；第一湿刻工艺后，采用第二湿刻工艺刻蚀隧穿介质材料层220直至暴露出半导体衬底表面200，在所述栅极区形成隧穿介质层221，同时去除残留顶部介质层。
[0048]需要说明的是，所述栅极区两侧的浅沟槽隔离结构210顶部拐角处的捕获电荷材料层230也会在第一湿刻工艺中去除，所述栅极区两侧的浅沟槽隔离结构210顶部拐角处的隧穿介质材料层220也会在第二湿刻工艺中去除。
[0049]所述第一湿刻工艺的参数为:采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70%?90%，刻蚀温度为120摄氏度?180摄氏度。所述磷酸的浓度指的是质量百分比浓度。
[0050]所述第二湿刻工艺的参数为:采用的刻蚀溶液为氢氟酸溶液，氢氟酸的浓度为20%?50%，刻蚀温度为10摄氏度?50摄氏度。所述氢氟酸的浓度指的是质量百分比浓度。
[0051]需要说明的是，由于本实施例中，采用第一湿刻工艺刻蚀捕获电荷材料层230时，采用的刻蚀溶液为磷酸溶液，由于所述图形化的掩膜层的材料为光刻胶，光刻胶在第一湿刻工艺中会严重变形，故需要将定义栅极区的所述图形