掺杂栅极和源漏极的方法及半导体器件的制备方法
【技术领域】
[0001] 本发明涉及半导体制造领域，具体而言，涉及一种掺杂栅极和源漏极的方法及半 导体器件的制备方法。
【背景技术】
[0002] 在半导体的制造过程中，通常包括在衬底上形成栅极和在栅极两侧形成源漏极的 步骤，而在形成栅极（多晶硅材料制成的栅极）和源漏极的步骤中通常采用掺杂工艺进行。 在实际操作的过程中，往往需要使栅极的掺杂浓度高于源漏极的掺杂浓度。为了实现这一 目的，目前掺杂形成栅极和源漏极的方法主要包括以下步骤：1、在衬底上形成多晶硅层，对 多晶硅层进行离子注入；2、在离子注入后进行快速退火处理，以提高多晶硅层中晶粒的完 整性和密度；3、利用光刻、刻蚀工艺形成栅极，利用沉积、刻蚀工艺形成侧壁层；4、对栅极 和栅极两侧的衬底进行离子注入，形成源漏极。
[0003] 然而，上述掺杂过程中，在第一次离子注入后进行快速退火处理，所注入的离子会 在快速热退火过程中促进多晶硅层中的多晶硅晶粒长大，晶粒的体积增大，会使晶粒之间 的缝隙相应增大。同时，随着尺寸的缩小，半导体衬底上的栅极线宽也随之减小。两方面的 因素下，在对栅极和栅极两侧的衬底进行离子注入时，极易使栅极中的离子穿过晶粒之间 的缝隙进入下方的衬底中。从而导致源漏极之间的距离变短，出现交叠电容变大、芯片工作 速度变慢的问题。严重时，从栅极扩散至衬底中的离子会导致源漏极导通，产生隧穿效应。
[0004] 由此可见，目前虽然能够使半导体衬底中的栅极和源漏极具有不同的掺杂浓度， 但极易导致源漏极产生隧穿效应，从而降低半导体芯片的质量。
【发明内容】
[0005] 本发明旨在提供一种掺杂栅极和源漏极的方法及半导体器件的制备方法，以解决 现有技术中源漏极易导通而产生的隧穿效应。
[0006] 为了实现上述目的，根据本发明的一个方面，提供了一种掺杂栅极和源漏极的方 法，其包括以下步骤：提供形成有预备栅极的衬底；快速热退火处理形成有预备栅极的衬 底；在衬底表面上，形成环绕预备栅极设置的抗反射层；对预备栅极进行第一次离子注入， 形成过渡栅极；去除抗反射层，对过渡栅极和过渡栅极两侧的衬底进行第二次离子注入，以 形成栅极和位于栅极两侧的源极和漏极；其中，抗反射层为固体抗反射层。
[0007] 进一步地，形成抗反射层的步骤包括：在衬底上形成覆盖预备栅极的预备抗反射 层；以及去除位于预备栅极上方的预备抗反射层，形成抗反射层。
[0008] 进一步地，去除位于预备栅极上方的预备抗反射层的步骤中，平坦化处理形成上 表面与预备栅极的上表面平齐的抗反射层。
[0009] 进一步地，上述预备抗反射层的厚度为2000~5:M0A。
[0010] 进一步地，在形成抗反射层的步骤前，还包括在预备栅极的侧壁上形成侧壁层的 步骤。
[0011] 进一步地，上述抗反射层的材料不同于侧壁层的材料。
[0012] 进一步地，上述抗反射层为通过化学气相沉积法形成的氧化物层、氮氧化物层或 石墨层，优选氧化物层为二氧化硅层，氮氧化物层为氮氧化硅层。
[0013] 进一步地，去除抗反射层的方法为干法刻蚀、湿法刻蚀，或者干法刻蚀与湿法刻蚀 混用。
[0014] 进一步地，上述第一次离子注入和第二次离子注入的步骤中，所注入的离子为N 型元素或P型元素；优选N型元素为磷或砷，优选P型元素为硼或铟。
[0015] 进一步地，上述第一次离子注入的能量范围为lOOOev~lOOOOev;第二次离子注 入的能量范围小于25000ev。
[0016] 根据本发明的另一方面，提供了一种半导体器件的制备方法，包括掺杂栅极和源 漏极的步骤，其中，掺杂栅极和源漏极的步骤中，采用的是上述的掺杂栅极和源漏极的方 法。
[0017] 应用本发明的掺杂栅极和源漏极的方法及半导体器件的制备方法，通过在环绕预 备栅极的衬底上方形成抗反射层，以在第一次离子注入过程中，利用该抗反射层阻止离子 进入预备栅极两侧的衬底中，而仅进入预备栅极中形成过渡栅极。待第一次离子注入结束 后，将抗反射层去除，能够在第二次离子注入过程中使离子同时进入过渡栅极和其两侧的 衬底中，形成栅极和源漏极。上述过程中，两次离子注入时均对预备栅极进行了掺杂，而仅 在第二次离子注入时进行了源漏极的掺杂，进而达到使栅极中的离子掺杂浓度大于源漏极 的掺杂浓度的目的。同时，本申请上述掺杂栅极和源漏极的方法中，将快速热退火处理的步 骤设定在进行第一次离子注入之前进行。此时，快速热退火处理的执行有利于防止预备栅 极中晶粒长大、晶粒之间出现较大的缝隙，从而有利于避免所注入的离子穿过缝隙进入衬 底，使源漏极出现导通而发生隧穿效应。
【附图说明】
[0018] 构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0019] 图1示出了本申请一种实施方式中掺杂栅极和源漏极的方法的工艺步骤流程示 意图；
[0020] 图2至图9示出了本申请一种实施方式中掺杂栅极和源漏极的方法中各步骤所形 成的基体剖面结构示意图；
[0021] 图2示出了形成有预备栅极的衬底的基体的剖面结构示意图；
[0022] 图3示出了在图2所示的预备栅极的侧壁上形成侧壁层后的基体的剖面结构示意 图；
[0023] 图4示出了在图3所示的衬底表面上，形成环绕所述预备栅极设置的抗反射层后 的基体的剖面结构示意图；
[0024] 图4-1示出了在图3所示的衬底10上形成覆盖预备栅极20"的预备抗反射层30' 后的基体的剖面结构示意图；
[0025] 图5示出了在图4所示的基体上对预备栅极20"进行第一次离子注入时的基体的 剖面结构示意图；
[0026] 图6示出了在图4所示的基体上对预备栅极20"进行第一次离子注入后的基体的 剖面结构示意图；
[0027] 图7示出了去除图6所示结构中抗反射层后的基体的剖面结构示意图；
[0028] 图8示出了在图7所示的基体上对过渡栅极20'和过渡栅极20'两侧的衬底10 进行第二次离子注入时的基体的剖面结构示意图；以及
[0029] 图9示出了在图7所示的基体上对过渡栅极20'和过渡栅极20'两侧的衬底10 进行第二次离子注入后的基体的剖面结构示意图。
【具体实施方式】
[0030] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本发明。
[0031] 需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0032] 为了便于描述，在这里可以使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使