用于增强型GaN半导体器件的复合高K金属栅极堆叠体的制作方法
【技术领域】
[0001]本发明的实施例属于半导体器件的领域，并且具体而言属于具有复合高Κ金属栅极堆叠体的增强型氮化镓(GaN)半导体器件及其制造方法的领域。
【背景技术】
[0002]在过去的几十年，集成电路中特征的缩放已经是不断发展的半导体产业背后的驱动力。缩放到越来越小的特征使半导体芯片的有限的不动产上的功能单元的密度增大。例如，缩小的晶体管尺寸允许在芯片上包含增大数目的存储器件，导致具有增大的容量的产品的制造。然而，对不断增大的容量的驱动不是没有问题的。优化每个器件的性能的必要性变得越来越重要。
[0003]移动计算(例如，移动电话和平板电脑)市场从更小的部件形状因子和更低的功耗中获益。因为当前用于智能电话和平板电脑的平台解决方案依赖于安装在电路板上的多个封装的集成电路(1C)，限制了进一步缩放到更小并且更具功率效率的形状因子。例如，除了包括独立的逻辑处理器IC之外，智能电话将包括独立的电源管理IC(PMIC)、射频IC(RFIC)、以及WiFi/蓝牙/GPS 1C。片上系统(SoC)架构提供了板级部件集成比不上的缩放的优点。尽管逻辑处理器1C本身可以被视为集成存储和逻辑功能两者的片上系统(SoC)，但是因为PMIC和RFIC在高电压、高功率、以及高频率中的两项或更多项的情况下操作，所以用于移动计算平台的更广泛的SoC解决方案仍然难以实现。
[0004]同样，常规移动计算平台典型地采用为由PMIC和RFIC执行的不同功能专门定做的不兼容的晶体管技术。例如，横向扩散娃MOS(LDM0S)技术典型地用于PMIC中以管理电压转换和功率分配(电池电压调节包括步升和/或步降电压转换等)。诸如GaAs异质结双极晶体管(HBT)等ΙΠ-V族化合物半导体典型地用于RFIC中以在GHz载波频率处产生充足的功率放大。然后，实施CMOS技术的常规硅场效应晶体管需要用于移动计算平台内的逻辑和控制功能的第三种晶体管技术。除了移动计算平台内的各种1C之间的基础半导体材料不兼容性之夕卜，PMIC中的DC到DC转换开关的晶体管设计已经通常与RFIC中的高频率功率放大器的晶体管设计不兼容。例如，硅的相对低的击穿电压要求DC到DC转换器开关中的源极到漏极分离比允许用于需要超过20GHz并且可能达到500GHz(取决于载波频率)的Ft的功率放大器晶体管的源极到漏极分离大得多(例如，WPAN为60GHz并且因此晶体管需要许多倍于60GHz的Ft)。这样不同的晶体管级设计要求使得用于各种晶体管设计的制造工艺不同并且难以集成到单个过程中。
[0005]因此，尽管将集成PMIC和RFIC功能的用于移动计算空间的SoC解决方案对于提高缩放性、降低成本、并且提高平台功率效率是有吸引力的，但是SoC解决方案的一个障碍是缺乏具有充足的速度(即，充分高的增益截止频率，Ft)和充分高的击穿电压(BV)两者的可缩放晶体管技术。
[0006]因为可以获得高BV和Ft两者，m族氮化物(m族-N)器件为将PMIC和RFIC功能与CMOS集成提供了有前景的途径。然而，硅衬底上的m-N材料堆叠体的异质外延对至少显著的晶格不匹配和热膨胀不匹配的成因提出了技术挑战，这两者均可以导致器件层中的高缺陷密度和差的器件性能。因此，可以提供器件层中的降低的缺陷密度的技术和外延半导体堆叠体架构是有利的。
[0007]另外，在集成电路器件的制造中，随着器件尺寸继续缩小，诸如三栅极晶体管等多栅极晶体管已经变得更加流行。许多不同的技术已经尝试降低这样的晶体管的结漏。然而，在结漏抑制的领域内仍然需要显著的提高。
【附图说明】
[0008]图1A图示了用于增强型操作的基于GaN的半导体器件的一部分的横截面图，该半导体器件具有被移除的极化层。
[0009]图1B图示了根据本发明的实施例的基于增强型GaN的半导体器件的一部分的横截面图，该半导体器件具有提供高质量的层对层的界面的三层栅极电介质层。
[0010]图1C是根据本发明的实施例的结合图1B所描述的材料堆叠体的实施方式的透射电子显微镜(TEM)图像，其中，Pt层作为栅电极的一部分而被包括。
[0011]图2A是根据本发明的实施例的作为GaN晶体管的Vg(以伏特为单位)的函数的Is(以A/微米为单位)的绘图。
[0012]图2B是根据本发明的实施例的具有递增的SF6处理的作为GaN器件的Vg(以伏特为单位)的函数的Is(以A/微米为单位)的绘图。
[0013]图3A-3E图示了根据本发明的实施例的表示制造具有复合栅极电介质的基于GaN的半导体器件的方法中的各种操作的横截面图。
[0014]图3F图示了根据本发明的实施例的另一个具有复合栅极电介质的基于GaN的半导体器件的横截面图。
[0015]图4图示了根据本发明的实施例的另一个具有复合栅极电介质的基于GaN的半导体器件的斜视图。
[0016]图5A图示了根据本发明的实施例的具有复合栅极电介质的基于纳米线的GaN半导体器件的三维横截面图。
[0017]图5B图示了根据本发明的实施例的沿a-a’轴的图5A的基于纳米线的半导体结构的横截面沟道图。
[0018]图5C图示了根据本发明的实施例的沿b-b’轴的图5A的基于纳米线的半导体结构的横截面间隔体图。
[0019]图6图示了根据本发明的一个实施方式的计算设备。
[0020]图7是根据本发明的实施例的移动计算设备的ΙΠ族-NSoC实施方式的功能框图。
【具体实施方式】
[0021]描述了具有复合高k金属栅极堆叠体的增强型氮化镓(GaN)半导体器件以及制造这种器件的方法。在以下描述中，阐述了诸如具体集成和材料机制等许多具体细节，以提供对本发明的实施例的透彻理解。对本领域的技术人员将显而易见的是，可以在没有这些具体细节的情况下实现本发明的实施例。在其它实例中，没有详细描述诸如集成电路设计布局等公知的特征以免使本发明的实施例不必要地模糊不清。此外，应该理解的是，附图中所示的各种实施例为说明性的表示并且不必按比例被绘出。
[0022]本文所描述的一个或多个实施例针对的是用于诸如基于表面沟道GaN的器件等增强型氮化镓(GaN)晶体管的复合高K金属栅极堆叠体。一个或多个实施例可以针对氮化镓技术、高电压应用、移动集成电路(1C)、电源管理IC、RF功率放大器、片上系统(SoC)产品以及移动1C产品中的一个或多个。方面可以包括以下中的一个或多个:(1)适合用于在增强型(即，Vt>0)下操作的GaN器件的制造，(2)兼容的栅极氧化物界面，以及(3)低栅极泄漏。在特定实施例中，在GaN器件的GaN层以及第一高带隙ΙΠ族-N层、第二较低k高k氧化物层、和第三较高k高k氧化物层上直接形成复合栅极电介质堆叠体。
[0023]为了提供更通用的背景，PMIC和RFIC是建立在诸如智能手机、平板电脑、以及便携式电脑/笔记本电脑等移动计算平台上的片上系统(SoC)中的关键功能块。PMIC和RFIC是与逻辑和存储1C 一样重要的SoC平台的功率效率和形状因子的决定因素。GaN晶体管常规地采用2D电子气体(2D表层电荷)作为其传输沟道。这样的2D表层电荷形成在陡峭的异质界面处，该界面由具有较大自发性和压电极化的电荷诱导膜的外延沉积(例如，GaN上的A1N、AlGaN和A1 InN)来形成。由于此2DEG的自然存在，大多数GaN晶体管是具有小于0V的阈值栅极电压的耗尽型器件。在大多数应用中，耗尽型器件对将要在晶体管的栅极上施加的负偏置电压加以要求以关断器件。在一些应用中，为了实现增强型操作(其中，晶体管在0V的栅极电压处截止)，将顶部电荷诱导膜蚀刻掉。因为缺少适合的可以同时形成良好质量的具有低界面态的界面并且还提供充分的导电带偏移以实现低栅极泄漏的栅极电介质，GaN晶体管还主要地用肖特基栅极来制造。肖特基栅极极为泄漏，栅极泄漏电流接近漏极和源极电流的量级。
[0024]根据本发明的实施例，解决本文所公开的上述问题中的一个或多个问题的是m族-N复合栅极堆叠体的设计，该设计使得以下期望的质量能够同时实现:(1)功能良好的增强型GaN晶体管的制造，(2)近乎理想的栅极氧化物界面，以及(3)低栅极泄漏。
[0025]作为常规方法的示例，图1A图示了用于增强型操作的基于GaN的半导体器件100的一部分的横截面图，该半导体器件具有被移除的极化层。参考图lA，GaN沟道区102具有被直接设置在其上的厚度为10_12nm的A1203栅极电介质层104。镍(Ni)金属栅电极106设置在A1203栅极电介质层104上。典型地，通过首先用BCL3蚀刻以从GaN沟道区102移除极化层而展现暴露BCL3的表面199，来实现A1203栅极电介质层104和GaN沟道区102之间的直接接触;这随后是A1203栅极电介质层104的沉积。对于图1A所示的示例，针对基于BCL3的蚀刻所导致的对GaN沟道区102的损坏的挑战依旧存在。另外，由于GaN沟道上的氧化物的直接氧化沉积，高界面态可能损害器件100。此外，因为GaN和A1203之间缺少在保留的极化层的情况下将存在的传导带偏移，所以典型地需要相对厚的A1203层以降低栅极泄漏。
[0026]与图1A相对照，图1B图示了根据本发明的实施例的基于增强型GaN的半导体器件200的一部分的横截面图，该半导体器件具有提供高质量的层对层的界面的三层栅极电介质层。参考图lB，GaN沟道区206具有直接形成在其上的复合栅极电介质堆叠体(222+220)。该复合栅极电介质堆叠体是包括高带隙ΙΠ族-N层222和复合高K材料堆叠体220的三层堆叠体。复合高K材料堆叠体220包括较低K的高K氧化物层220A和较高K的高K氧化物层220B。三层222、220A和220B—起形成用于基于GaN的器件200的栅极电介质。栅电极224形成在复合高K材料堆叠体220上以实现器件200的栅极/沟道部分。
[0027]在实施例中，GaN器件200是表面沟道器件，因为在GaN沟道区206和栅极电介质堆叠体的第一层222的界面处，电荷迀移是占优势的。根据本发明的实施例，根据图1B所示的材料堆叠体的基于GaN的晶体管适合用于增强型操作、具有近乎理想的亚阈值斜率(SS)、并且具有低的栅极泄漏。在特定实施例中