Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板的制作方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种IPS型TFT-LCD阵列基板的制作方法及 IPS型TFT-LCD阵列基板。
【背景技术】
[0002] 随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等 优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等 各种消费性电子产品，成为显示装置中的主流。
[0003] 现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及 背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放 置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶 分子改变方向，将背光模组的光线折射出来产生画面。通常液晶显示面板由彩膜(CF，Color Filter)基板、阵列基板、夹于彩膜基板与阵列基板之间的液晶（LC，Liquid Crystal)及密 封胶框(Sealant)组成，其成型工艺一般包括:前段阵列(Array)制程(薄膜、黄光、蚀刻及剥 膜）、中段成盒(Cell)制程(阵列基板与CF基板贴合)及后段模组组装制程(驱动1C与印刷电 路板压合）。其中，前段Array制程主要是形成阵列基板，以便于控制液晶分子的运动；中段 Cell制程主要是在阵列基板与CF基板之间添加液晶；后段模组组装制程主要是驱动1C压合 与印刷电路板的整合，进而驱动液晶分子转动，显示图像。TFT-LCD的阵列基板上设置有数 条扫描线、数条数据线、和数条公共电极走线，该数条扫描线和数条数据线限定出多个像素 单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅线相 连，当栅线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数 据电压输入至像素电极。
[0004] 目前主流市场上的TFT-LCD，就液晶的驱动模式而言，可分为三种类型，分别是扭 曲向列（Twisted Nematic，TN)或超扭曲向列（Super Twisted Nematic，STN)型，面内转换 (In-Plane Switching，IPS)型、及垂直配向（Vertical Alignment，VA)型。其中IPS模式是 利用与基板面大致平行的电场驱动液晶分子沿基板面内转动以响应的模式，由于具有优异 的视角特性，所以被用于各种TV显示用途当中。
[0005] 现有的IPS型TFT-LCD的阵列基板的结构如图1所示，其上的每一像素单元包括设 于基板100上的栅极101、设于栅极101及基板100上栅极绝缘层102、设于栅极绝缘层102上 的半导体层103、设于半导体层103、及栅极绝缘层102上的源极104和漏极105、设于所述源 极104、漏极105、半导体层103、及栅极绝缘层102上绝缘保护层106、及形成于所述绝缘保护 层106上的像素电极107;且在该阵列基板上，公共电极层120与栅极101和栅极扫描线110为 同一金属层制得，像素电极107通过绝缘保护层106上的过孔结构连接到漏极105,而由于像 素电极107与漏极105之间的阻抗会影响到像素电极107的充电效率，如果阻抗过大会使得 像素电极107无法在一行的扫描时间内充电到理想的电压，进而影响显示效果。影响过孔接 触阻抗的因素很多，如界面电子势皇高度、过孔大小以及过孔重叠(overlap)。
【发明内容】
[0006] 本发明的目的在于提供一种IPS型TFT-IXD阵列基板的制作方法，将像素电极与漏 极采用同一金属层制作得到，将公共电极采用透明导电材料，并与公共电极走线通过过孔 连接，从而提升像素电极的充电效率。
[0007] 本发明的目的还在于提供一种IPS型TFT-LCD阵列基板，像素电极与漏极属于同一 金属层，公共电极采用透明导电材料，并与公共电极走线通过过孔连接，像素电极的充电效 率高。
[0008] 为实现上述目的，本发明提供一种IPS型TFT-LCD阵列基板的制作方法，包括如下 步骤：
[0009] 步骤1、提供基板，在所述基板上沉积栅极金属层，并对所述栅极金属层进行图案 化处理，得到栅极、公共电极走线、及栅极扫描线；
[0010]步骤2、在栅极金属层上沉积栅极绝缘层，在所述栅极绝缘层上沉积一层非晶硅 层，并对非晶硅层进行N型掺杂后，对所述非晶硅层进行图案化处理，得到对应于栅极上方 的半导体层；
[0011] 步骤3、在所述半导体层、及栅极绝缘层上沉积源漏极金属层，并对所述源漏极金 属层进行图案化处理，得到源极、漏极、像素电极、及数据线，所述源极和漏极分别与所述半 导体层的两端相接触；
[0012] 步骤4、在所述源漏极金属层上沉积绝缘保护层，并对绝缘保护层及栅极绝缘层进 行图案化处理，在所述绝缘保护层及栅极绝缘层上形成对应于所述公共电极走线上方的过 孔；
[0013] 步骤5、在所述绝缘保护层上沉积一层透明导电层，并对所述透明导电层进行图案 化处理，得到公共电极，所述公共电极通过过孔与公共电极走线相接触。
[0014] 所述步骤1中通过物理气相沉积法沉积栅极金属层，所沉积的栅极金属层的膜厚 为3000~6000炎，所述栅极金属层的材料为钼、钛、错、铜中的一种或多种的堆栈组合;对所 述栅极金属层进行图案化处理的步骤包括依次进行的光阻涂布、曝光显影、湿法蚀刻、及光 阻剥离。
[0015] 所述步骤2中通过化学气相沉积法沉积栅极绝缘层和非晶硅层，所沉积的栅极绝 缘层的膜厚为2000~5000A，.所沉积的非晶硅层的膜厚为1500~3 000A，所述栅极绝缘层 为氮化硅层，对所述非晶硅层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显 影、干法蚀刻、及光阻剥离。
[0016] 所述步骤3中通过物理气相沉积法沉积源漏极金属层，所沉积的源漏极金属层的 膜厚为300(X000A,所述源漏极金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组 合，对所述源漏极金属层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、湿 法蚀刻、及光阻剥离。
[0017] 所述步骤4中通过化学气相沉积法沉积绝缘保护层，所沉积的绝缘保护层为膜厚 为2000~500(L4的，所述的绝缘保护层为氮化硅层，对所述绝缘保护层及栅极绝缘层进行 图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、干法蚀刻、及光阻剥离。
[0018] 所述步骤5中通过物理气相沉积法沉积透明导电层，所沉积透明导电层的膜厚为 400~丨000A，所述透明导电层的材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化 物、铟锗锌氧化物中的一种或多种;对所述透明导电层进行图案化处理的步骤包括依次进 行的光阻涂布、曝光、显影、湿法蚀刻、及光阻剥离。
[0019] 本发明还提供一种IPS型TFT-LCD阵列基板，包括:基板、设于所述基板上的数条栅 极扫描线、数条数据线、数条公共电极走线、及由数条栅极扫描线与数条数据线相互绝缘交 错划分出的多个阵列排布的像素单元；
[0020] 每一像素单元包括:形成于基板上的栅极、形成于栅极及基板上栅极绝缘层、对应 于栅极上方且形成于栅极绝缘层上的半导体层、形成于半导体层、及栅极绝缘层上的源极、 漏极和像素电极、形成于所述源极、漏极、像素电极、半导体层、及栅极绝缘层上绝缘保护 层、及形成于所述绝缘保护层上的公共电极；
[0021] 所述像素电极、源极、漏极和数据