路图案752-1、752-2及752-3。第五绝缘层725可由一 RCC层形成。第五绝缘层725可经形成以包含由一树脂材料构成的一绝缘本体725-1及涂布于与第二绝缘层722相对的绝缘本体725-1的一表面上的一铜层725-2。因此，第五绝缘层725的绝缘本体725-1可附接至曝露于第二电路图案752-1、752-2与752-3之间的第二绝缘层722之的绝缘本体
722-1。
[0115]参考图28，第五绝缘层725可经图案化以形成曝露第二电路图案752_2的导通孔734。在各种实施例中，导通孔734可经形成以与第一贯穿电极742垂直重迭。在替代方案中，导通孔734可经形成以不与第一贯穿电极742垂直重迭。导通孔734可使用一激光程序形成。
[0116]参考图29，一金属层可经形成以填充导通孔734。因此，连接导通体744可形成于导通孔734中。另外，一金属层752可形成于第五绝缘层725的一顶部表面上。在各种实施例中，连接导通体744及金属层752可使用一电镀程序形成。在此情形中，第二电路图案752-2及第五绝缘层725的铜层725-2可用作晶种层。连接导通体744可将第二电路图案752-2电耦合至金属层752。
[0117]参考图30，第四绝缘层724可经图案化以形成曝露第一电路图案751-3的开口761。在形成开口 761时，可将第四绝缘层724的铜层724-2移除。在各种实施例中，可在形成开口 761之前将铜层724-2移除以曝露绝缘本体724-1。绝缘本体724-1可然后经图案化以形成开口 761。在其它各种实施例中，铜层724-2可经图案化以曝露绝缘本体724-1的部分。可然后将绝缘本体724-1的所曝露部分移除以形成开口 761。在形成开口 761之后，可将经图案化铜层724-2移除。
[0118]随后，外部连接部件770 (诸如，焊料球)可形成于第四绝缘层724上以完成一嵌入式封装700。焊料球770可经形成以透过开口 761接触第一电路图案751-3。焊料球770与第一电路图案751-3之间的接触结构可根据各种实施例而实现成不同的。
[0119]参考图31至图40，图解说明根据一实施例图解说明制造一嵌入式封装的一方法的剖面图及平面图。图33及图35分别是沿着图32的一线V1-VI’及图34的一线VI1-VF截取的剖面图。在图31中，第一结构801可经提供以包含一第一绝缘层821及一第一芯片810a。第二结构802可经提供以包含一第二绝缘层822及一第二芯片810b。第一芯片810a及第二芯片810b可使用与参考图22及图23所阐述的方式相同的方式嵌入于第一绝缘层821、第二绝缘层822及第三绝缘层823中。因此，第一芯片810a可安置于第二芯片810b之下。第一芯片810a可具有上面安置有第一连接部件815a的一顶部表面811a及与顶部表面811a相对的一底部表面812a。第二芯片810b可具有上面安置有第二连接部件815b的一顶部表面811b及与顶部表面811b相对的一底部表面812b。在各种实施例中，第一芯片810a的底部表面812a可直接接触第二芯片810b的底部表面812b。在替代方案中，第一芯片810a的底部表面812a可与第二芯片810b的底部表面812b间隔开。此外，第三绝缘层823可安置于第一芯片810a的底部表面812a与第二芯片810b的底部表面812b之间。第一芯片810a可嵌入于第一绝缘层821与第三绝缘层823中使得第一芯片810a的作用区及第一连接部件815a面向下。相比而言，第二芯片810b可嵌入于第二绝缘层822及第三绝缘层823中使得第二芯片810b的作用区及第二连接部件815b面向上。
[0120]第一绝缘层821及第二绝缘层822中的每一个可为一 RCC层。第一绝缘层821可包含由一树脂材料形成的一绝缘本体821-1及形成于绝缘本体821-1的一表面上的一铜层821-2。此外，第二绝缘层822可包含由一树脂材料形成的一绝缘本体822-1及形成于绝缘本体822-1的一表面上的一铜层822-2。绝缘本体821-1可具有一第一表面821_la及与第一表面821-la相对的一第二表面821-lb。另外，铜层821-2可经涂布于与第三绝缘层823相对的绝缘本体821-1的第一表面821-la上。绝缘本体822-1可具有一第一表面822_la及与第一表面822-la相对的一第二表面822-lb。此外，铜层822-2可经涂布于与第三绝缘层823相对的绝缘本体822-1的第一表面822-la上。第三绝缘层823可为与绝缘本体
821-1及822-1相同的材料层。举例而言，第三绝缘层823可仅由一树脂材料层形成而无需任何铜层。第三绝缘层823可安置于绝缘本体822-1的第二表面822-lb与绝缘本体821-1的第二表面821-lb之间。因此，铜层822-2可曝露于绝缘本体822-1上。另外，铜层821-2可曝露于绝缘本体821-1之下。
[0121]在图32及图33中，下部导通孔831a、上部导通孔831b、第一通孔832a、832b及832c以及第二通孔833可形成于第一绝缘层821、第二绝缘层822及第三绝缘层823中。下部导通孔831a可经形成以穿透铜层821-2及绝缘本体821-1且曝露第一连接部件815a。上部导通孔831b可经形成以穿透铜层822-2及绝缘本体822-1且曝露第二连接部件815b。第一通孔832a、832b及832c可经形成以穿透第一绝缘层821、第二绝缘层822及第三绝缘层823之边缘。第二通孔833可经形成以穿透第一通孔832a、832b与832c之间的第一绝缘层821、第二绝缘层822及第三绝缘层823及第一芯片810a (或第二芯片810b)。下部导通孔831a、上部导通孔831b、第一通孔832a、832b及832c。此外，第二通孔833可使用一激光钻孔技术形成。在各种实施例中，紫外线(UV)激光可用于形成穿透铜层821-2及822-2的孔。另外，二氧化碳(CO2)激光可用于形成穿透绝缘本体821-1及822-1以及第三绝缘层823的孔。若CO2激光用于形成穿透绝缘本体821-1及822-1以及第三绝缘层823的孔，则一秒钟可形成约一千五百个孔而不会对第一连接部件815a及第二连接部件815b产生损害。
[0122]在图32中，第一通孔832a、832b及832c可包含第一外通孔832a、第一内通孔832b及第一中间通孔832c。第一外通孔832a可沿着第一绝缘层821、第二绝缘层822及第三绝缘层823的边缘予以规则地排列。此外，第一内通孔832b亦可沿着第一绝缘层821、第二绝缘层822及第三绝缘层823的边缘予以规则地排列。类似地，第一中间通孔832c亦可沿着第一绝缘层821、第二绝缘层822及第三绝缘层823的边缘予以规则地排列。更具体而言，第一外通孔832a可沿着第一绝缘层至第三绝缘层821、822及823的边缘予以规则地排列以距第一芯片810a及第二芯片810b相对较远。另外，第一内通孔832b可沿着第一绝缘层至第三绝缘层821、822及823的边缘予以规则地排列以相对接近于第一芯片810a及第二芯片810b。第一外通孔832a可规则地排列在毗邻于第一绝缘层至第三绝缘层821、822及823的侧壁的一外闭合环路线上。另外，第一内通孔832b可规则地排列在由外闭合环路线环绕的一内闭合环路线上。在各种实施例中，第一外通孔832a中的每一个可被安置成沿垂直于第一芯片810a或第二芯片810b的侧壁中的任一个的一方向与第一内通孔832b中的任一个重迭。举例而言，第一外通孔832a中的一个及第一内通孔832b中的一个可安置于垂直于第一芯片810a或第二芯片810b的侧壁中的一个的一直线832s上。第一中间通孔832c可规则地排列在外闭合环路线与内闭合环路线之间的一中间闭合环路线上。
[0123]第一芯片810a(或第二芯片810b)与第一中间通孔832c之间的一距离可小于第一芯片810a(或第二芯片810b)与第一外通孔832a之间的一距离，且可大于第一芯片810a(或第二芯片810b)与第一内通孔832b之间的一距离。此外，第一外通孔832a及第一中间通孔832c可沿着第一绝缘层至第三绝缘层821、822及823的边缘以一 Z字形方式予以排列。另外，第一内通孔832b及第一中间通孔832c亦可沿着第一绝缘层至第三绝缘层821、822及823的边缘以一 Z字形方式予以排列。因此，在具有一矩形形状的第一绝缘层至第三绝缘层821、822及823的拐角区中的每一个中，第一外通孔832a中的一个、第一中间通孔832c中的一个及第一内通孔832b中的沿着可依序安置于自第一绝缘层至第三绝缘层821、822及823中的一个的一顶点朝向第一芯片810a或第二芯片810b的一中心点延伸的一对角线，如图32的一平面图中所图解说明。若第一通孔832a、832b及832c被安置成具有上文所提及的构造，第一通孔832a、832b及832c中的至少一个可定位于自第一芯片810a或第二芯片810b的任一位置朝向第一绝缘层821、第二绝缘层822或第三绝缘层823的边缘的任一位置延伸的一任意线。
[0124]在图34及图35中，一金属层可经形成以填充下部导通孔831a、上部导通孔831b、第一通孔832a、832b及832c以及第二通孔833。因此，下部导通体841a可分别形成于下部导通孔831a中。此外，上部导通体841b可分别形成于上部导通孔831b中。另外，第一外贯穿电极842a可分别形成于第一外通孔832a中。另外，第一内贯穿电极842b可分别形成于第一内通孔832b中。类似地，第一中间贯穿电极842c可分别形成于第一中间通孔832c中。此外，第二贯穿电极843可分别形成于第二通孔833中。此外，一第一金属层851a及一第二金属层851b可分别形成于铜层(图33的821-2)及铜层(图33的822-2)上。在各种实施例中，下部导通体841a、上部导通体841b、第一贯穿电极842a、842b及842c、第二贯穿电极843、第一金属层851a及第二金属层851b可使用一电镀程序形成。在此情形中，铜层821-2及822-2可用作晶种层。下部导通体841a可将第一芯片810a的第一连接部件815a电耦合至第一金属层851a。此外，上部导通体841b可将第二芯片810b的第二连接部件815b电耦合至第二金属层851b。另外，第一贯穿电极842a、842b、842c及第二贯穿电极843可将第一金属层851a电親合至第二金属层851b。
[0125]在执行用于形成下部导通体841a、上部导通体841b、第一贯穿电极842a、842b及842c以及第二贯穿电极843的电镀程序之前，可执行用于改良填充下部导通孔831a及上部导通孔831b以及第一通孔832a、832b、832c及第二通孔833的金属层与绝缘本体821-1及
822-1之间的一黏合强度的一程序。为执行用于改良填充下部导通孔831a及上部导通孔831b以及第一通孔832a、832b、832c及第二通孔833的金属层与绝缘本体821-1及822-1之间的一黏合强度的一程序，可活化下部导通孔831a及上部导通孔831b以及第一通孔832a、832b、832c及第二通孔833的侧壁。此活化程序可通过将一传导性钯胶体材料沉积于下部导通孔831a及上部导通孔831b以及第一通孔832a、832b、832c及第二通孔833的侧壁上来执行。此外，在执行用于形成下部导通体841a及上部导通体841b以及第一贯穿电极842a、842b、842c及第二贯穿电极843的电镀程序之前，可另外执行诸如一除胶渣(de-smear)处理程序的一清洁程序使得下部导通体841a及上部导通体841b经形成无缺陷。除胶渣处理程序可经执行以移除残存于由下部导通孔831a及上部导通孔831b曝露的第一连接部件815a及第二连接部件815b上的有机残留物。
[0126]在图36中，第一金属层(图35的851a)及第二金属层(图35的851b)可经图案化以形成多个第一电路图案851-1、851-2及851-3以及多个第二电路图案852_1、852_2及852-3。第一电路图案851-1可经形成以接触下部导通体841a。另外，第一电路图案851-2可经形成以接触第一贯穿电极842a及842b。尽管图36的剖面图中未展示，但第一电路图案851-2亦可经形成以接触第一中间贯穿电极842c。第一电路图案851-3可经形成以接触第二贯穿电极843。第一电路图案851-3可经形成以电耦合至第一芯片810a的其它第一连接部件或电耦合至其它第一电路图案851-1及851-2。第二电路图案852-1可经形成以接触上部导通体841b。另外，第二电路图案852-2可经形成以接触第一贯穿电极842a及842b。尽管图36的剖面图中未展示，但第二电路图案852-2亦可经形成以接触第一中间贯穿电极842c。第二电路图案852-3可经形成以接触第二贯穿电极843。第一电路图案852-3可经形成以电耦合至第二芯片810b的其它第二连接部件或电耦合至其它第二电路图案852-1及 852-2。
[0127]在各种实施例中，为图案化第一金属层(图35的851a)及第二金属层(图35的851b)，可在第一金属层及第二金属层(图35的851a及851b)上形成达约5微米至约150微米的一厚度的一干膜抗蚀剂层且可使用UV射线将干膜抗蚀剂层的预定区选择性地移除以形成第一金属层及第二金属层(图35的851a及851b)的一干膜抗蚀剂图案曝露部分。随后，可通过一酸喷涂蚀刻程序来将第一金属层(图35的851a及851b)的曝露部分移除来形成多个第一电路图案851-1、851-2、851-3及第二电路图案852_1、852_2及852-3。此夕卜，可然后移除干膜抗蚀剂图案。
[0128]在图37中，一第四绝缘层824可形成于第一绝缘层821的绝缘本体821-1上以覆盖第一电路图案851-1、851-2及851-3。第四绝缘层824可由一 RCC层形成。第四绝缘层824可经形成以包含由一树脂材料构成的一绝缘本体824-1及涂布于与第一绝缘层821相对的绝缘本体824-1的一表面上的一铜层824-2。因此，第四绝缘层824的绝缘本体824-1可附接至曝露于第一电路图案851-1、851-2及851-3之间的第一绝缘层821的绝缘本体821-1。
[0129]类似地，一第五绝缘层825可形成于第二绝缘层822的绝缘本体822-1上以覆盖第二电路图案852-1、852-2及852-3。第五绝缘层825可由一 RCC层形成。第五绝缘层825可经形成以包含由一树脂材料构成的一绝缘本体825-1及涂布于与第二绝缘层822相对的绝缘本体825-1的一表面上的一铜层825-2。因此，第五绝缘层825的绝缘本体825-1可附接至曝露于第二电路图案852-1、852-2与852-3之间的第二绝缘层822的绝缘本体822-1。
[0130]在图38中，第五绝缘层825可经图案化以形成曝露第二电路图案852-2的导通孔834a及834b。在各种实施例中，导通孔834a及834b可经形成以与第一贯穿电极842a及842b垂直重迭。尽管图38的剖面图中未展示，额外导通孔可亦经形成以与第一中间贯穿电极842c垂直重迭。在各种其它实施例中，导通孔834a及834b可经形成以不与第一贯穿电极842a及842b垂直重迭。在各种其它实施例中，仅导通孔834a或仅导通孔834b可形成于第五绝缘层825中。导通孔834a及834b可使用一激光程序形成。
[0131]在图39中，一金属层可经形成以填充导通孔834a及834b。因此，连接导通体844a可形成于导通孔834a中，且连接导通体844b可形成于导通孔834b中。另外，一金属层852可形成于第五绝缘层825的一顶部表面中。在各种实施例中，连接导通体844a及844b以及金属层852可使用一电镀程序形成。在此情形中，第二电路图案852-2及第五绝缘层825的铜层825-2可用作晶种层。连接导通体844a及844b可将第二电路图案852-2电耦合至金属层852。
[0132]在图40中，第四绝缘层824可经图案化以形成曝露第一电路图案851-3的开口861。在形成开口 861时，可将第四绝缘层824的铜层824-2移除。在各种实施例中，可在形成开口 861之前将铜层824-2移除以曝露绝缘本体824-1。绝缘本体824-1可然后经图案化以形成开口 861。在各种其它实施例中，铜层824-2可经图案化以曝露绝缘本体824-1的部分。可然后将绝缘本体824-1的经曝露部分移除以形成开口 861。在形成开口 861之后，可将经图案化的铜层824-2移除。
[0133]随后，外部连接部件870 (诸如，焊料球)可形成于第四绝缘层824上。焊料球870可经形成以透过开口 861接触第一电路图案851-3。焊料球870与第一电路图案851-3之间的接触结构可根据各种实施例而实现成不同的。
[0134]上文所阐述的嵌入式封装中的至少一个可适用于各种电子系统。
[0135]参考图41，根据一实施例的嵌入式封装可应用于一电子系统1710。电子系统1710可包含一控制器1711、一输入/输出单元1712及一内存1713。控制器1711、输入/输出单元1712及内存1713可透过一总线1715(提供透过其传输数据的一路径)而彼此电耦合。
[0136]举例而言，控制器1711可包含以下各项中的至少任一个:至少一个微处理器、至少一个数字信号处理器、至少一个微控制器及能够执行与彼等组件相同功能的逻辑装置。控制器1711及内存1713中的至少一个可包含根据本发明的各种实施例的嵌入式封装中的至少任一个。输入/输出单元1712可包含选自一小键盘、一键盘、一显示装置、一触控屏幕等等中的至少一个。内存1713是用于储存数据的一装置。内存1713可储存欲由控制器1711执行的数据及/或命令及诸如此类。
[0137]内存1713可包含一挥发性内存装置(诸如，一 DRAM)及/或一非挥发性内存装置(诸如，一闪存)。举例而言，一闪存可安装至诸如一行动终端机或一桌上型计算机的一信息处理系统。闪存可构成一固态硬盘(SSD)。在此情形中，电子系统1710可将大量数据稳定地储存于一闪存系统中。
[0138]电子系统1710可进一步包含一接口 1714，该接口构造为将数据传输至一通信网路及自该通信网路接收数据。接口 1714可为一有线或无线类型。举例而言，接口 1714可包含一天线或一有线或无线收发器。
[0139]电子系统1710可实现为一行动系统、一个人计算机、一工业计算机或一执行各种功能的一逻辑系统。举例而言，行动系统可为以下各项中的任一个:一个人数字助理(PDA)、一可携式计算机、一平板计算机、一行动电话、一智能电话、一无线电话、一膝上型计算机、一存储卡、一数字音乐系统及一信息传输/接收系统。
[0140]在电子系统1710系能够执行无线通信的一设备的情况下，电子系统1710可用于诸如CDMA (分码多重存取)、GSM(全球行动通信系统)、NADC (北美数字蜂巢)、E-TDMA