一种薄膜晶体管及其制备方法
【技术领域】
[0001] 本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管及其制备方法。
【背景技术】
[0002] 目前，薄膜晶体管(TFT，Thin Film Transistor)主要应用于控制和驱动液晶显示 器（LCD，Liquid Crystal Display)、有机发光二极管（0LED，0rganic Light-Emitting Diode)显示器的子像素，是平板显示领域中最重要的电子器件。其中，采用金属氧化物 (Oxide)作为沟道层材料的TFT技术是目前显示器领域研究的热点。
[0003] 现有技术中大多数将铟镓锌氧化物（indium gallium zinc oxide，IGZ0)作为沟 道层材料，采用IGZO的TFT可以使显示屏功耗接近OLED，但成本更低，厚度也只比OLED高出 25%，且分辨率可以达到全高清(full HD，1920*1080P)甚至超高清(Ultra Definition，分 辨率4k*2k)级别。为了避免在形成源漏金属电极时保护金属氧化物层不被破坏，提高金属 氧化物TFT的性能，常常采用刻蚀阻挡型（Etch Stop Layer，简称ESL)金属氧化物TFT。其 中，刻蚀阻挡层为采用等离子体增强化学气相沉积（PECVD)方法制备而成的二氧化硅 (Si0 2)薄膜，制备Si02薄膜所使用的反应气体为SiH4和N20，或者TE0S和0 2，生成物为Si0x: H， 因此，该Si02薄膜层中含有氢。当在高温下形成该Si02薄膜层时，由于Η的扩散会导致IGZ0的 还原，造成TFT器件电性的恶化;而且高温容易造成IGZ0损坏；当在低温下形成该Si0 2薄膜 层时，Η含量会相对提高，且容易出现孔洞(Pin hole)，也会造成TFT器件电性的恶化。综上 所述，为了保持IGZO TFT器件的稳定性，必须减少刻蚀阻挡层的氢含量，同时要避免Pin hole的出现。
[0004] 氧化铝(ai2o3)是一种新型的m-vi族宽禁带半导体材料，具有良好的物理化学性 质。现有技术中也有采用ai 2〇3来代替Si02作为刻蚀阻挡层，但是ai2〇 3成膜速率慢，设备复 杂，制作成本高，不利于产业化。
【发明内容】
[0005] 为了解决现有技术的不足，本发明提出了一种薄膜晶体管及其制备方法，能够避 免尚温对器件的损伤、减少成I旲时间、提尚广能。
[0006] 本发明提出的具体技术方案为:提供一种薄膜晶体管，包括：
[0007] 基板；
[0008] 位于所述基板上的栅极；
[0009] 位于所述基板上并完全覆盖所述栅极的栅极绝缘层；
[0010] 位于所述栅极绝缘层上的半导体层，所述半导体层还包括与所述栅极对应的沟道 区；
[0011] 位于所述半导体层上的刻蚀阻挡层，所述刻蚀阻挡层包括设置于所述沟道区远离 所述栅极一面上的第一阻挡层，以及位于所述第一阻挡层上的第二阻挡层；以及
[0012] 位于所述半导体层上的源漏极层，所述源漏极层包括分别与所述刻蚀阻挡层连接 的源极和漏极；
[0013] 其中，所述刻蚀阻挡层用于在对所述源漏极层进行刻蚀形成所述源极、漏极时保 护所述半导体层;所述半导体层在所述基板上的投影面积小于所述栅极绝缘层在所述基板 上的投影面积。
[0014] 进一步地，所述第一阻挡层为氧化铝薄膜;所述第二阻挡层为二氧化硅薄膜。
[0015] 进一步地，所述第一阻挡层的厚度为10-2000A;所述第二阻挡层的厚度为 50-3000人。
[0016] 进一步地，所述半导体层由金属氧化物半导材料制作而成。
[0017] 进一步地，还包括位于所述栅极绝缘层上并将所述半导体层、所述源漏极层以及 所述刻蚀阻挡层完全覆盖的保护层。
[0018]进一步地，所述栅极为铜或铜合金。
[0019] 本发明还提供了一种如上所述的薄膜晶体管的制备方法，包括：
[0020] 在所述基板上沉积第一导电薄膜并图案化所述第一导电薄膜形成为所述栅极；
[0021] 在形成有所述栅极的基板上沉积第一绝缘薄膜形成为所述栅极绝缘层，使得所述 栅极绝缘层完全覆盖所述栅极；
[0022] 在所述栅极绝缘层上沉积一层金属氧化物薄膜并图案化所述金属氧化物薄膜形 成为所述半导体层，使得所述半导体层的沟道区与所述栅极对应；
[0023]在所述沟道区远离所述栅极一面上依次沉积第二绝缘薄膜、第三绝缘薄膜并依次 图案化所述第三绝缘薄膜、第二绝缘薄膜形成为所述第二阻挡层、第一阻挡层；
[0024] 在所述半导体层上沉积第二导电薄膜形成为所述源漏极层，使得所述源漏极层完 全覆盖所述第一阻挡层以及第二阻挡层；
[0025] 刻蚀所述源漏极层形成为所述源极、所述漏极，使得所述源极、所述漏极相互分离 并位于所述第一阻挡层和第二阻挡层两侧。
[0026] 进一步地，所述第一阻挡层为氧化铝薄膜;所述第二阻挡层为二氧化硅薄膜;所述 第一阻挡层的厚度为10-2000A，所述第二阻挡层的厚度为50-3000人。
[0027] 进一步地，形成所述第二阻挡层所需的温度为100°C~250°C。
[0028] 进一步地，所述薄膜晶体管还包括位于所述栅极绝缘层上并将所述半导体层、源 漏极层以及刻蚀阻挡层完全覆盖的保护层，所述方法还包括：
[0029] 在所述栅极绝缘层上沉积一层钝化薄膜形成为所述保护层，使得所述保护层完全 覆盖所述半导体层、源漏极层以及刻蚀阻挡层。
[0030] 本发明提出的薄膜晶体管及其制备方法，采用Si02/Al203的双层薄膜结构替代 Si02单层薄膜结构作为刻蚀阻挡层，其中Al2〇3薄膜层相对较薄，Si02薄膜层相对较厚。这 样，Al 2〇3薄膜层不含氢可避免金属氧化物的还原反应;Al2〇3可以在低温下制备避免高温对 器件的损伤;A1203相对较薄可以减少成膜时间，提高产能；而且以A1203作为基础，Si02可 以在更低的温度下制备，避免高温对器件的损伤。
【附图说明】
[0031] 下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案 及其它有益效果显而易见。
[0032] 图1为本发明薄膜晶体管的结构示意图；
[0033] 图2为本发明薄膜晶体管的另一结构示意图；
[0034] 图3为本发明薄膜晶体管制备方法流程示意图。
【具体实施方式】
[0035] 以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实 施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施 例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明 的各种实施例和适合于特定预期应用的各种修改。在附图中，相同的标号将始终被用于表 示相同的元件。
[0036] 实施例1
[0037] 参照图1，本实施例提供了一种底栅型薄膜晶体管，所述薄膜晶体管包括基板1、栅 极2、栅极绝缘层3、半导体层4、刻蚀阻挡层5以及源漏极层6。
[0038] 所述基板1为透明的玻璃基板或PET基板，所述的栅极2被图案化的形成于所述基 板1上，所述栅极2由金属导电材料制成，例如，由铝、铜、钼等其中一种单质制成或由铝合金 制成。所述栅极绝缘层3位于所述基板1上并完全覆盖所述栅极2,所述栅极绝缘层3的材料 为氧化硅薄膜、氮化硅薄膜和氮氧化硅薄膜的其中一种，或是上述三种薄膜的复合结构。
[0039] 所述半导体层4图案化形成于所述栅极绝缘层3上，所述半导体层由金属氧化物制 成，例如，为铟镓锌氧化物（IGZ0)、铪铟锌氧化物(ΗΙΖ0)、铟锌氧化物（ΙΖ0)、a-InZnO等，优 选的，所述半导体层由IGZ0制成。所述刻蚀阻挡层5以及源漏极层6形成于所述半导体层4 上，其中，在所述半导体层4中与所述栅极2对应的区域为所述半导体层4的沟道区，所述刻 蚀阻挡层5位于所述沟道区远离所述栅极2的一面上；
[0040] 所述源漏极层6包括源极6a、漏极6b。所述源极6a、漏极6b分别位于所述刻蚀阻挡 层5的两侧，在该薄膜晶体管的俯视图中，所述源极、漏极是相互连接的（图中未示出）。所述 源极6a、漏极6b由金属导电材料制成，例如，由铝、铜、钼等其中一种单质制成或由铝合金制 成。为了避免所述栅极2与所述半导体层4、源漏极层6之间产生影响，导致所述薄膜晶体管 的性能下降，所述半导体层4、所述源漏极层6分别在所述基板1上的投影面积小于所述栅极 绝缘层3在所述基板1上的投影面积。
[0041]为了在对所述源漏极层6进行刻蚀形成所述源极6a、漏极6b时保护所述半导体层4 不被破坏，所述刻蚀阻挡层5包括位于所述沟道区远离所述栅极2-面上的第一阻挡层5a以 及位于所述第