封装结构及其制法
【技术领域】
[0001]本发明涉及一种封装结构，尤指一种覆晶式封装结构及其制法。
【背景技术】
[0002]随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为满足半导体装置的高积集度(Integrat1n)以及微型化(Miniaturizat1n)需求，除传统打线式(Wire bonding)的半导体封装技术外，也可藉由覆晶(Flip chip)方式，以提升布线密度。
[0003]图1A至图1B为现有覆晶式封装结构I的剖视示意图。
[0004]如图1A所示，一半导体晶片11藉由多个焊锡凸块13结合至一封装基板10上。
[0005]如图1B所示，形成底胶12于该半导体晶片11与该封装基板10之间，以包覆该些焊锡凸块13。
[0006]然而，形成该底胶12时由外向内灌注，所以该底胶12不易流入该封装基板10较中间的区域，因而无法完整包覆该区域的焊锡凸块13。因此，遂发展出一种直接压合非导电性绝缘膜(Non-conductive Film，简称NCF)以减少底胶固化时间的NCF制程。
[0007]图1A’至图1C’为现有晶片尺寸封装(Chip Scale Package,简称CSP)的覆晶式封装结构I’的制法的剖视示意图。
[0008]如图1A’所示，形成一非导电性绝缘膜(NCF) 12’于一晶圆11’上，再将该晶圆11’与该非导电性绝缘膜12’沿切割路径S进行切单制程，以取得多个具有该非导电性绝缘膜12’的晶片11。
[0009]如图1B’所示，提供一具有电性接触垫100的封装基板10，且形成焊锡凸块13于该电性接触垫100上。
[0010]于进行切单制程时，该非导电性绝缘膜12’的边缘会产生应力集中现象而导致其发生碎裂(如图1B’所示的裂痕k)，且切割用的刀具于长期使用后容易钝化，导致该非导电性绝缘膜12’的边缘会发生切割不良的情形，也会使该非导电性绝缘膜12’发生碎裂。
[0011]如图1C’所示，将该晶片11以该非导电性绝缘膜12’热压贴合于该封装基板10上，令该晶片11的电极垫110结合该焊锡凸块13以电性连接该电性接触垫100，而制成该封装结构1’，且该非导电性绝缘膜12’未接触该绝缘保护层101。
[0012]然而，现有封装结构I’的制法中，由于该非导电性绝缘膜12’的边缘会发生碎裂，所以当进行热压贴合制程后，该非导电性绝缘膜12’的边缘会产生空隙(void) 120，使该晶片11与该封装基板10之间并无法完全密封，即该空隙120位于该晶片11与该封装基板10之间，因而容易渗入水气，以致于后续制程中容易发生爆米花现象(Popcorn)，致使产品良率降低。
[0013]因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
【发明内容】
[0014]鉴于上述现有技术的种种缺失，本发明提供一种封装结构及其制法，可避免后续制程中发生爆米花现象，以提闻广品良率。
[0015]本发明的封装结构，包括:封装基板，其具有一绝缘保护层；电子元件，其设于该封装基板上，且该电子元件具有相对的作用面与非作用面，该作用面具有多个电极垫并结合于该封装基板上；以及绝缘膜，其形成于该电子元件与该封装基板之间，以包覆该些导电元件，且该绝缘保护层位于对应该绝缘膜的边缘。
[0016]本发明还提供一种封装结构的制法，包括:提供一具有相对的作用面与非作用面的电子元件，该电子元件的作用面具有多个电极垫，且一绝缘膜覆盖该作用面与该些电极垫，该绝缘膜具有至少一缝隙；以及将该电子元件以该绝缘膜结合至一具有一绝缘保护层的封装基板上，且该绝缘保护层位于对应该绝缘膜的边缘。
[0017]前述的制法中，该电子元件的制程包括:形成该绝缘膜于一基材上，再将该基材与该绝缘膜进行切单制程。
[0018]前述的封装结构及其制法中，该绝缘膜为非导电性绝缘膜。
[0019]前述的封装结构及其制法中，该绝缘保护层为防焊层。
[0020]前述的封装结构及其制法中，该电子元件为主动元件、被动元件或其组合者。
[0021]前述的封装结构及其制法中，该绝缘保护层围绕该绝缘膜的边缘。
[0022]前述的封装结构及其制法中，该绝缘膜堆迭于该绝缘保护层上。
[0023]前述的封装结构及其制法中，该绝缘保护层的上视状为凹凸状。该绝缘保护层具有沟槽。该绝缘保护层为阶梯状。
[0024]前述的封装结构及其制法中，结合该电子元件与该封装基板之前，该封装基板具有相对的第一表面与第二表面，该些导电元件与该绝缘保护层形成于该第一表面上。因此，结合该电子元件与该封装基板之后，该绝缘膜结合至该封装基板的第一表面上。
[0025]另外，前述的封装结构及其制法中，结合该电子元件与该封装基板之前，该封装基板还具有线路层，该线路层具有多个电性接触垫与导电迹线，该绝缘保护层外露该些电性接触垫。例如，结合该电子元件与该封装基板之前，该绝缘保护层还外露部分该导电迹线，则结合该电子元件与该封装基板之后，该绝缘膜还结合至部分该导电迹线上。
[0026]由上可知，本发明的封装结构及其制法，藉由该绝缘膜结合至该绝缘保护层上，以填补该绝缘膜的边缘的空隙，使该电子元件与该封装基板之间能有效密封，即该电子元件与该封装基板之间没有空隙，因而不易渗入水气，所以相较于现有技术，本发明可避免后续制程中发生爆米花现象，以提闻广品良率。
【附图说明】
[0027]图1A至图1B为现有覆晶式封装结构的制法的剖视示意图；
[0028]图1A’至图1C’为现有覆晶式封装结构的另一制法的剖视示意图；
[0029]图2A至图2C为本发明封装结构的制法的剖视示意图；其中，图2B’为图2B的另一实施例，图2C’及图2C”为图2C的其它实施例；
[0030]图3A至图3E为本发明的绝缘保护层的不同实施例的上视示意图；其中，图3E’为图3E的剖面图；以及
[0031 ] 图4为图2C的其它实施例。
[0032]符号说明
[0033]1,1，，2，2，，2” 封装结构
[0034]10, 20封装基板
[0035]100, 200电性接触垫
[0036]101，201，201a_201e, 201e’，401 绝缘保护层
[0037]11晶片
[0038]11，晶圆
[0039]110,210电极垫
[0040]12底胶
[0041]12’非导电性绝缘膜
[0042]120空隙
[0043]13焊锡凸块
[0044]20a第一表面
[0045]20b第二表面
[0046]20’线路层
[0047]202导电迹线
[0048]21电子元件
[0049]21，基材
[0050]21a作用面
[0051]21b非作用面
[0052]22,22’绝缘膜
[0053]23导电元件
[0054]301沟槽
[0055]k裂痕
[0056]S切割路径
[0057]t缝隙
[0058]r宽度。
【具体实施方式】
[0059]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0060]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0061]图2A至图2C为本发明的封装结构2的制法的剖视示意图。
[0062]如图2A所示，形成一绝缘膜22于一基材21’上，以令该绝缘膜22’覆盖该基材21’，再将该基材21’与该绝缘膜22’沿切割路径S进行切单制程，以取得多个具有该绝缘膜22’的电子元件21。
[0063]于本实施例中，该电子元件21为主动元件、被动元件或其组合者,且该主动元件例如为晶片，而该被动元件例如为电阻、电容及电感。
[0064]此外，该电子元件21具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210。
[0065]又，该绝缘膜22覆盖该作用面21a与该些电极垫210，且该绝缘膜22为非导电性绝缘膜(Non-conductive Film,简称 NCF)。
[0066]如图2B所7K,提供一具有相对的第一表面20a与第二表面20b的封装基板20,且于该第一表面20a上具有一线路层20’与一绝缘保护层201。
[0067]于本实施例中，该封装基板20的材质可为介电材或其它现有材质，并无特别限制，且该封装基板20可具有电性连接该线路层20’的内部线路(图略)，而该绝缘保护层201为防焊层，如绿漆、黑漆。
[0068]此外，该线路层20’具有多个电性接触垫200与多个导电迹线2