侧墙形成方法和包括侧墙的半导体器件的制作方法
【技术领域】
[0001]本申请涉及半导体领域，更具体地，涉及一种侧墙的形成方法以及包括这种侧墙的半导体器件。
【背景技术】
[0002]侧墙(spacer)结构广泛应用于半导体器件中。例如，侧墙可以通过共形淀积一材料层，然后对该材料层进行各向异性刻蚀如反应离子刻蚀(RIE)来得到。在RIE中，材料层的横向延伸部分可以被去除，而竖直延伸部分可以保留。于是，侧墙可以形成于各种大致竖直延伸的侧壁上。侧墙的形状取决于材料层的淀积共形度以及侧壁本身的角度。
[0003]图1中示出了一示例侧墙。如图1所示，在衬底100上形成有结构102，该结构102具有大致竖直延伸的侧壁。结构102可以包括栅堆叠等。在结构102的侧壁上，形成有侧墙104。在形成侧墙104的RIE过程中，尽管控制离子主要沿垂直于衬底100表面的方向行进，但是事实上离子在所有方向上均有一定的轰击作用。因此，侧墙104，特别是如图中的虚线圈所示的顶部外侧角部，受到离子的轰击作用而呈现圆滑的特征。这种侧墙也称作“D”形侧墙。此外，结构102的侧壁通常也并非完全垂直于衬底100的表面，而是与衬底100的表面成并非90度的一定角度(从而结构102例如呈现从下往上渐缩的形状)。该角度也会影响侧墙的形成和形状。
[0004]另外，鳍式场效应晶体管(FinFET)是一种立体型器件，包括在衬底上大致竖直形成的鳍(fin)，可以在鳍中形成器件的导电沟道。由于可以提升鳍的高度而不增加其占用面积(footprint)，从而可以增加每单位占用面积的电流驱动能力。
[0005]图2中示出了一示例FinFET。如图2所示，该FinFET可以包括衬底200、在衬底200上形成的鳍202以及在衬底200上形成的与鳍202相交的栅堆叠。栅堆叠可以包括栅介质层206和栅导体层208。栅堆叠可以通过隔离层204与衬底200隔离。
[0006]通常，为了工艺的可行性和器件的可靠性，鳍202的侧壁并不完全垂直于衬底200的表面。例如，鳍202的侧壁可以相对于衬底202的表面成约80°的角度。这种非完全垂直的侧壁导致侧墙难以形成在鳍的侧壁上。
【发明内容】
[0007]鉴于上述问题，本公开提供了一种侧墙形成方法和包括侧墙的半导体器件。
[0008]根据本公开的一个方面，提供了一种形成侧墙的方法，包括:在衬底上形成鳍；在衬底上形成与鳍相交的栅堆叠；在衬底上共形淀积第一介质层，覆盖鳍和栅堆叠；在第一介质层上共形淀积第二介质层；对第二介质层进行各向异性刻蚀，以在栅堆叠和鳍各自的至少一部分侧壁上形成第一侧墙；以及以第一侧墙为掩模，对第一介质层进行选择性各向异性刻蚀，以形成第二侧墙。
[0009]根据本公开的另一方面，提供了一种半导体器件，包括:衬底；在衬底上形成的鳍以及与鳍相交的栅堆叠；以及在栅堆叠和鳍各自的至少一部分侧壁上形成的第一侧墙。
[0010]根据本公开的实施例，可以在栅堆叠和鳍各自的至少一部分侧壁上均形成侧墙(或者为双侧墙结构，或者为单侧墙结构)，且这种侧墙的截面可以呈现大致矩形形状乃至方形形状。
【附图说明】
[0011]通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0012]图1示出根据现有技术的示例侧墙；
[0013]图2示出了根据现有技术的示例FinFET ；
[0014]图3-8是示出了根据本公开实施例的形成侧墙的流程中多个阶段的示意截面图。
【具体实施方式】
[0015]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0016]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0017]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0018]根据本公开的实施例，在衬底上形成鳍并形成与鳍相交的栅堆叠之后，可以同时在栅堆叠和鳍各自的至少一部分侧壁上形成侧墙结构。为了确保侧墙结构的可靠形成，特别是在鳍的侧壁相对于衬底表面倾斜的情况下，可以采用双层侧墙配置。例如，可以在衬底上依次大致共形淀积第一介质层和第二介质层，以覆盖鳍和栅堆叠。然后，可以对第二介质层进行各向异性刻蚀如RIE，以形成第一侧墙。接着，可以第一侧墙为掩模，对第一介质层进行选择性各向异性刻蚀如RIE，以形成第二侧墙。
[0019]在此，第一侧墙主要用来保护第二侧墙。因此，第一侧墙本身可以受损(例如，离子损伤)且可能在后继工艺中被去除。相反，第二侧墙在RIE过程中，其侧壁受到第一侧墙的保护而基本未受损伤。于是，第二侧墙的横截面可以呈大致规则形状。根据一示例，第二介质层(因此，第一侧墙)比第一介质层(因此，第二侧墙)要薄。这样，最终侧墙结构的形状和尺寸主要由受到保护的第二侧墙决定。
[0020]在此，所谓“大致规则形状”是指与该截面中的各边相对应的表面大致平坦延伸，从而截面中相应的各边大致直线延伸并构成多边形形状，而基本上不存在圆滑的过渡。即，“圆滑的过渡”，例如常规D形侧墙中所见的圆滑角部，构成不规则性。在此，所谓“大致”是指各表面例如由于制造公差和工艺限制等因素而存在一定的起伏，从而截面中相应的直线边存在一定的曲折，但这种起伏或曲折相对于表面或边的整体的平坦或直线延伸趋势而言可以忽略。
[0021]本公开可以各种形式呈现，以下将描述其中一些示例。
[0022]图3-8是示出了根据本公开实施例的形成侧墙的流程中多个阶段的示意截面图。
[0023]如图3 (图3 (a)是俯视图，图3 (b)是沿图3 (a)中AA ^线的截面图，图3 (C)是沿图3(a)中线的截面图)所示，提供衬底1000。衬底1000可以包括体半导体衬底如S1、Ge，化合物半导体衬底如 SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb，绝缘体上半导体衬底(SOI)等。为方便说明，以下以体硅衬底以及硅系材料为例进行描述。
[0024]在衬底1000上，形成了平行延伸的多个鳍1002。在图3的示例中，鳍1002被示出为与衬底1000 —体，由衬底1000的一部分(例如，通过对衬底1000进行构图)形成。但是，本公开不限于此。例如，鳍1002可通过在衬底1000上外延的另外半导体层形成。另外需要指出的是，鳍1002的布局根据器件设计而定，不限于图3中所示的平行延伸，而且鳍的数目可以为更多或更少。在本公开中，表述“在衬底上形成鳍”包括通过任何合适的方式在衬底上按任何合适的布局形成一个或多个鳍，表述“在衬底上形成的鳍”包括通过任何合适的方式在衬底上形成的任何合适布局的一个或多个鳍。
[0025]另外，在衬底1000上可以形成有隔离层1004。例如，隔离层1004可以通过在衬底1000上淀积氧化物(例如，氧化硅)然后回蚀来形成。在回蚀之前，可以进行平坦化处理如化学机械抛光(CMP)。这里需要指出的是，在某些情况下，例如衬底为SOI衬底，可以省略这种隔离层1004。
[0026]在此需要指出的是，仅仅为了制图的方便起见，图3中的俯视图与截面图并非是按比例绘制的。
[0027]