一种绝缘栅双极型晶体管的关断性能提升方法
【技术领域】
[0001]本发明主要涉及功率半导体器件技术领域，具体涉及低损耗的绝缘栅双极型晶体管结构及其制备方法，特别适用于电源供应、感应加热、电力牵引等。
【背景技术】
[0002]绝缘栅双极型晶体管在电源供应、感应加热、电力牵引等功率开关应用中，需要更低的导通压降和更小的关断能量损耗，为此，近几年提出了几种创新的绝缘栅双极型晶体管结构，例如，文献(I) [Y.0nozawa，"Development of the next generat1n 1700Vtrench-gate FS-1GBT^,Proceedings of the 23rdInternat1nal Symposium on PowerSemiconductor Devices and ICs,San Diego，CA，May.2011 ,P52-55]提出了本专利中的传统结构，能够获得很低的导通压降，但是在关断时，由于积累的空穴的抽取速度缓慢，关断时间长，导致关断能量损耗很高。
[0003]为了在不牺牲导通压降的前提下减小关断能量损耗，本发明提出了一种带有轻掺杂浅P阱的能够调整发射极一端的载流子分布的绝缘栅双极型晶体管。本发明与传统的沟槽注入效率增强型晶体管相比，在相同的导通压降条件下，关断损耗减少了42%。本发明在目前的工艺条件下，取得了最好的减少关断损耗的设计结果。
【发明内容】
[0004]本发明针对上述方面，提出了一种关断性能提升的绝缘栅双极型晶体管结构及其制备方法。
[0005]本发明提供如下结构技术方案:
[0006]—种绝缘栅双极型晶体管，包括:重掺杂P型集电区，在重掺杂P型集电区的背面设有集电极金属，其正面设有轻掺杂N型缓冲层，轻掺杂N型缓冲层上设有轻掺杂N型基极区，轻掺杂N型基极区上设有轻掺杂N型载流子存储层，在轻掺杂N型载流子存储层上设有存在互相平行的沟槽柵，所述沟槽柵是由第一类型柵氧化层和第一多晶硅柵构成，第一类型柵氧化层位于第一多晶硅柵与轻掺杂N型载流子存储层之间，所述沟槽柵深度深入轻掺杂N型基极区，沟槽柵将轻掺杂N型载流子存储层分割成条状，在条状轻掺杂N型载流子存储层上设有块状轻掺杂P型体区，且所述块状轻掺杂P型体区将所述条状轻掺杂N型载流子存储层分割成块状载流子存储层，块状载流子存储层表面上设有第二类型柵氧化层，第二类型柵氧化层与相邻的沟槽柵的第一类型柵氧化层连接，第二类型柵氧化层上设有第二多晶硅柵，第二多晶硅柵分别与相邻的沟槽柵内的第一多晶硅柵连接，块状轻掺杂P型体区表面存在重掺杂P型源区，重掺杂P型源区表面存在重掺杂N型源区，在器件表面设有绝缘介质层，发射极金属通过绝缘介质层上的通孔与重掺杂P型源区、重掺杂N型源区接触，其中，在块状载流子存储层与第二类型柵氧化层之间设有轻掺杂浅P阱，所述轻掺杂浅P阱与块状载流子存储层相邻的块状轻掺杂P型体区连接，所述绝缘栅双极型晶体管关断时，在轻掺杂浅P阱处形成P沟道，块状载流子存储层内的空穴会进入所述P沟道，并被P沟道迅速抽取。
[0007]上述的绝缘栅双极型晶体管结构中，同一个条状N型载流子存储层内，相邻的块状轻掺杂P型体区的中心间距为:Ιμ???I OOym。
[0008]上述的绝缘栅双极型晶体管结构中，相邻的沟槽柵的中心间距为:Ιμπι?30μπι。
[0009]上述的绝缘栅双极型晶体管结构中，轻掺杂浅P阱的注入能量介于I?900keV，注入剂量介于I X 111?I X 116Cm2之间。
[0010]上述的绝缘栅双极型晶体管结构中，在绝缘栅双极型晶体管的块状载流子存储层与第二类型柵氧化层之间设置轻掺杂浅P阱，利用绝缘栅双极型晶体管关断时第二多晶硅柵上的电压降低，轻掺杂浅P阱不被完全耗尽，在轻掺杂浅P阱处形成低导通电阻的导电沟道，空穴从轻掺杂N型基极区进入轻掺杂N型载流子存储层，然后再进入轻掺杂浅P阱中的导电沟道，空穴通过所述导电沟道到达块状轻掺杂P型体区，最后进入重掺杂P型源区。
[0011 ]与现有技术相比，本发明具有如下优点:
[0012]1、传统结构，如图4与图6所示，包括重掺杂P型集电区2的背面是集电极金属I，其正面是轻掺杂N型缓冲层3，轻掺杂N型缓冲层3上设有轻掺杂N型基极区4，轻掺杂N型基极区4上设有轻掺杂N型载流子存储层5，轻掺杂N型载流子存储层5表面存在互相平行的沟槽柵，所述沟槽柵是由第一类型柵氧化层6和第一多晶硅柵7构成，其中第一类型柵氧化层6位于沟槽第一多晶硅柵7表面，所述沟槽柵深度深入轻掺杂N型基极区4，沟槽柵将轻掺杂N型载流子存储层5分割成条状，条状的轻掺杂N型载流子存储层5表面存在均匀分布的块状轻掺杂P型体区8，相邻的块状轻掺杂P型体区8之间是块状载流子存储层17，块状载流子存储层17表面上设有第二类型柵氧化层14，第二类型柵氧化层14与相邻的沟槽柵的第一类型柵氧化层6连接，第二类型柵氧化层14上设有第二多晶硅柵15，第二多晶硅柵15分别与相邻的沟槽柵内的第一多晶硅柵7连接，块状轻掺杂P型体区8表面存在重掺杂P型源区9，重掺杂P型源区9表面存在重掺杂N型源区10，在器件表面设有绝缘介质层12，发射极金属13通过绝缘介质层12上的通孔与重掺杂P型源区9、重掺杂N型源区10接触。
[0013]本发明结构在器件导通时，第二多晶硅柵15上接有栅电压，即高电位，这会将轻掺杂浅P阱11完全耗尽，P型导电沟道不存在，空穴无法通过轻掺杂浅P阱11被抽取，于是空穴在块状载流子存储层17内积累，出现电导调制效应，达到与传统结构相同的效果，因此导通压降两者基本一致。
[0014]与此同时本发明具有更短的关断时间，更低的关断损耗，极大的改善了绝缘栅双极型晶体管导通压降和关断损耗的折衷关系，这是因为，传统结构在器件关断时，块状载流子存储层17内积累的空穴由于离块状轻掺杂P型体区8较远，很难被发射极金属13抽取，所以关断时间较长，关断损耗大;本发明器件关断时，第二多晶硅柵15电位下降，轻掺杂浅P阱11无法完全耗尽，会形成P沟道，此处的寄生P型场效应晶体管开启，第二多晶硅栅15下方积累的空穴就会通过所述P沟道迅速被抽取。相比于传统结构，本发明极大的缩短了关断时间，降低了关断损耗。
[0015]2、本发明器件结构设计工艺保留了传统的绝缘栅双极型晶体管结构的制造工艺，在轻掺杂N型载流子存储层5表面通过一致性注入增加一层轻掺杂浅P阱11，具有良好的兼容性，工艺简单。
【附图说明】
[0016]图1所示为第一种块状轻掺杂P型体区分布方法下的本发明芯片与传统结构绝缘栅双极型晶体管芯片的俯视图。
[0017]图2所示为第二种块状轻掺杂P型体区分布方法下的本发明芯片的俯视图。
[0018]图3所示为本发明结构沿着图1中AA’截得的剖面结构图。
[0019]图4所示为传统结构沿着图1中AA’截得的剖面结构图。
[0020]图5所示为本发明结构沿着图1中BB’截得的剖面结构图。
[0021]图6所示为传统结构沿着图1中BB’截得的剖面结构图。
[0022]图7所示为本发明结构关断过程中图5中空穴抽取电流和抽取路径。
[0023]图8所示为传统结构关断过程中图6中空穴抽取电流和抽取路径。
[0024]图9所示为本发明结构与传统结构在器件导通过程中的电压电流图
[0025]图10所示为本发明结构与传统结构在器件关断过程中空穴抽取速度说明图。
[0026]图11所示为本发明结构与传统结构在器件关断过程中集电极电流、集电极电压与关断能量损耗图。
[0027]图12所示为本发明结构关断时寄生P型场效应晶体管等效电路图。
【具体实施方式】
[0028]实施例1
[0029]—种绝缘栅双极型晶体管，包括:重掺杂P型集电区2，在重掺杂P型集电区2的背面设有集电极金属I，其正面设有轻掺杂N型缓冲层3，轻掺杂N型缓冲层3上设有轻掺杂N型基极区4，轻掺杂N型基极区4上设有轻掺杂N型载流子存储层5，在轻掺杂N型载流子存储层5上设有存在互相平行的沟槽柵，所述沟槽柵是由第一类型柵氧化层6和第一多晶硅柵7构成，第一类型柵氧化层6位于第一多晶硅柵7与轻掺杂N型载流子存储层5之间，所述沟槽柵深度深入轻掺杂N型基极区4，沟槽柵将轻掺杂N型载流子存储层5分割成条状，在条状轻掺杂N型载流子存储层5上设有块状轻掺杂P型体区8，且所述块状轻掺杂P型体区8将所述条状轻掺杂N型载流子存储层5分割成块状载流子存储层17，块状载流子存储层17表面上设有第二类型柵氧化层14，第二类型柵氧化层14与相邻的沟槽柵的第一类型柵氧化层6连接，第二类型柵氧化层14上设有第二多晶硅柵15，第二多晶硅柵15分别与相邻的沟槽柵内的第一多晶硅柵7连接，块状轻掺杂P型体区8表面存在重掺杂P型源区9，重掺杂P型源区9表面存在重掺杂N型源区10，在器件表面设有绝缘介质层12，发射极金属13通过绝缘介质层12上的通孔与重掺杂P型源区9、重掺杂N型源区10接触，其中，在块状载流子存储层17与第二类型柵氧化层14之间设有轻掺杂浅P阱11，所述轻掺杂浅P阱11与块状载流子存储层17相邻的块状轻掺杂P型体区8连接，所述绝缘栅双极型晶体管关断时，在轻掺杂浅P阱11处形成P沟道，块状载流子存储层17内的空穴会进入所述P沟道，并被P沟道迅速抽取。
[0030]同一个条状N型载流子存储层5内，相邻的块状轻掺杂P型体区8的中心间距为:Ιμπι?10umο
[0031 ] 相邻的沟槽柵的中心间距为:Ιμπι?30μπι。
[0032]