Mos晶体管及减少其中的栅极泄漏的方法
【技术领域】
[0001]本发明涉及半导体装置的制作。特定来说，本发明涉及MOS装置及减少栅极泄漏。更特定来说，本发明涉及SRAM装置的制作及在不增加栅极氧化物厚度的情况下减少栅极泄漏以改进允许低电力存储器技术的数据保持。
【背景技术】
[0002]常规SRAM单元由六个晶体管组成。此SRAM单元也被称为六晶体管静态随机存取存储器(6T SRAM)。
[0003]参考图1，图解说明常规6T SRAM单元的示意性电路图。所述6T SRAM单元包括触发器及两个存取晶体管。触发器包含一对交叉耦合反相器。第一反相器包含第一 NMOS晶体管100及第一 PMOS晶体管120。PMOS晶体管120的源极电极连接到电源电压Vee。PMOS晶体管120的漏极电极连接到NMOS晶体管100的漏极且定义第一反相器的输出端子。PMOS晶体管120的栅极电极连接到NMOS晶体管100的栅极电极且定义第一反相器的输入端子。第一 NMOS晶体管100的源极电极连接到接地端子。第二反相器包含第二 NMOS晶体管110及第二 PMOS晶体管130。第二 PMOS晶体管130的源极电极连接到电源电压Vee。第二 PMOS晶体管130的漏极电极连接到第二 NMOS晶体管110的漏极且定义第二反相器的输出端子。第二 PMOS晶体管130的栅极电极连接到第二 NMOS 110的栅极且定义第二反相器的输入端子。第二 NMOS晶体管110的源极电极连接到接地端子。到两个反相器的输出及输入如图1中所展示而交叉耦合。
[0004]第一存取晶体管140在第一反相器的输出端子与第二反相器的输入端子之间互连，且互连到位线BL。第二存取晶体管150在第二反相器的输出端子与第一反相器的输入端子之间互连，且互连到反相位线(/BL)。S卩，第一存取晶体管140及第二存取晶体管150为可由字线(WL)信号控制的开关元件。第一存取晶体管140及第二存取晶体管150也被称为通过-栅极晶体管。
[0005]此外，位线BL及反相位线(/BL)均连接到感测放大器(未展示)。当响应于字线信号接通第一存取晶体管140及第二存取晶体管150时，位线BL及反相位线(/BL)的信号通过感测放大器(未展示)从SRAM输出。
[0006]考虑PMOS晶体管120及130，在图2中以横截面展示PMOS晶体管120及130的实例。PMOS晶体管包含形成于沟道220的任一侧上的漏极200及源极210。电荷存储节点由在PMOS晶体管的漏极200与沟道220之间以及在栅极240与沟道220之间界定的电容器形成，如在图2的现有技术截面图中所展示。
[0007]如图2中所展示，电荷泄漏的一种形式由于较短沟道长度、较高沟道掺杂及不如Vdd—样快地缩放的阈值电压Vt而作为阈值以下泄漏250发生。电荷泄漏的另一形式为栅极氧化物泄漏(GOL) 260。随着栅极氧化物变薄，此栅极氧化物泄漏以指数方式增加。电荷泄漏的第三形式(被称为栅极诱导二极管泄漏(GIDL) 270)导致带-带隧穿且可归因于漏极200及源极210的浅结及高掺杂。
[0008]如图2中所展示，通常将硼袋212植入到沟道中以用于调整阈值电压Vt。为抑制硼穿透到栅极氧化物中，一个现有技术解决方案为将氮添加到栅极氧化物沉积过程或以大约40keV的高能量通过栅极电极植入氮。
【发明内容】
[0009]本发明除了别的以外寻求减少SRAM数据保持问题。根据本发明，通过减少栅极边缘的栅极泄漏来减少SRAM数据保持失败。更一般来说，本发明在不增加栅极氧化物厚度的情况下减少栅极泄漏。根据本发明，通过沿着所述栅极边缘植入物种以使所述栅极氧化物中沿着所述栅极边缘的任何泄漏路径断裂来减少MOS晶体管中的栅极泄漏，所述泄漏路径可能是在栅极氧化物工艺之后从后处理引发。此类物种的实例为氮，其以袋的形式沿着所述栅极的所述边缘以20度到30度的植入角度(从垂直线测量)植入到所述栅极氧化物中。使用氮的益处为其还有助于填充最初在所述栅极氧化物工艺期间添加的所述栅极氧化物中的任何丢失的氮以便抑制硼穿透到所述栅极氧化物中。栅极泄漏减少物种的所述植入角度与阈值调整袋的植入角度相同。所述栅极泄漏减少物种剂量可介于从lel4到lel5的范围内，优选地介于2el4与8el4之间，更优选地在6el4处。植入能量可介于从IkeV到1keV的范围内，优选地介于从IkeV到6keV的范围内，更优选地在2keV处。
[0010]进一步地，根据本发明，提供一种减少MOS晶体管中的栅极泄漏的方法，所述方法包括沿着栅极边缘将氮植入于栅极氧化物中以在生长期间替换包含于所述栅极氧化物中的丢失的氣。
[0011 ] 更进一步地，根据本发明，提供一种包含栅极氧化物及位于所述栅极氧化物上方的栅极的MOS晶体管，所述MOS晶体管包括栅极氧化物泄漏减少物种，所述栅极氧化物泄漏减少物种经配置以界定沿着所述栅极的边缘延伸的袋。所述栅极氧化物泄漏减少物种袋可包括氮袋。
[0012]更加进一步地，根据本发明，提供一种提供低电力SRAM装置的方法，所述方法包括沿着用于所述SRAM装置中的MOS存储晶体管的栅极边缘将氧化物泄漏减少物种(例如氮袋)植入到栅极氧化物中。
【附图说明】
[0013]图1是如在所述领域中已知的典型6T SRAM装置的示意性电路图；
[0014]图2是穿过如在所述领域中已知的MOS装置的截面图；
[0015]图3是根据本发明的一个实施例的通过举例来说可用于SRAM中的MOS装置的截面图，且
[0016]图4是图3的MOS装置的俯视图。
【具体实施方式】
[0017]再次考虑图2中所展示的现有技术MOS装置的截面图。漏极200及源极210的p+区理论上通过η沟道220及栅极240的栅极氧化物230彼此隔离。然而，如果跨越栅极氧化物230的边缘存在从栅极240的底部延伸到沟道220的顶部的完整线的缺陷，那么由于栅极氧化物230中的栅极边缘缺陷将发生电荷泄漏。
[0018]现在将关于图3及图4中所展示的俯视图讨论本发明的一个实施例。为易于参考，将使用与图2中的参考编号相同的参考编号来描绘类似结构。沿着栅极240的边缘以角度植入栅极泄漏减少物种(例如氮)的