用于测试相变存储器的半导体结构的制作方法
【技术领域】
[0001]本实用新型涉及半导体集成电路技术领域，尤其涉及一种用于测试相变存储器的半导体结构。
【背景技术】
[0002]随着技术的发展，半导体存储器，如闪存(FLASH)、静态随机存储器(SRAM)及动态随机存储器(DRAM)等，正逐步面临其在更先进工艺技术节点下“技术瓶颈”问题。发展新型存储技术，以克服当前半导体存储技术面临的限制，适应高容量、低功耗以及快速存取等应用需求具有重要的研发价值。
[0003]近年来，以相变材料为存储介质的相变存储器(phase-change memory, PCM)正受到高度关注。与半导体存储器相比，PCM属于电阻型存储器，具有一些明显的优势，如制造成本低、抗辐射、具有优异的尺寸微缩性能及多位元存储能力以适应更高容量存储等，目前已被认可为下一代主流存储技术。PCM通常基于Ge、Sb以及Te元素的二元或三元合金为核心相变存储材料，然而在PCM制备过程中，相变材料与接触电极之间的接触影响接触，相变材料的生长条件以及相变材料的非晶态都有对PCM的性能产生影响。这样会造成相变存储材料以及加热电极的组分与物性发生变化，继而严重影响PCM的工作性能，如造成多次编程操作后初始状态出现漂移，循环寿命下降，长期数据保持力降低等。不仅是判断。
[0004]现有技术中对于相变存储器额生长工艺以及性能进行测试时，形成的相变存储器的测试电路图参考图1所示，包括多条字线WL和多条位线BL，以及设置于字线WL和位线BL上的多个相变存储器单元I。在现有技术中，电路结构中某些相变存储器单元I中由于相变材料与接触电极之间的接触可能不好等原因而导致该相变存储器单元性能不好时，当进行测试时，测试信号会绕过该相变存储器单元，从而使得测试过程中测试不到出现问题的相变存储器单元，从而导致测试结果不准确，
【实用新型内容】
[0005]本实用新型的目的在于，提供一种用于测试相变存储器的半导体结构，用于测试PCM存储器中的接触是否正常以及相变材料的生长条件。
[0006]为解决上述技术问题，本实用新型提供一种用于测试相变存储器的半导体结构，包括:
[0007]沿第一方向排布的N条字线，每条所述字线上排布M个第一金属，并且第η-1条字线上的第m-Ι个第一金属与第η条字线上的第m个第一金属对齐，其中，η = 1,2,......，Ν，
m = 1,2,……，M，N、M为大于2的自然数；
[0008]NXM个底部接触电极，每个底部接触电极位于每个所述第一金属上，与所述第一金属电连接；
[0009]沿第二方向排布的2N个相变材料层，每个所述相变材料层位于每条字线上的第I个和第M个所述第一金属上，并且与相应的底部接触电极电连接；
[0010]沿第二方向排布的2N条位线，每一条位线位于所述相变材料层上；
[0011 ] 其中，每条字线上第I个第一金属与第2个第一金属之间的区域断开，第M-1个第一金属与第M个第一金属之间的区域断开。
[0012]可选的，所述半导体结构还包括2N个顶部接触电极，每个顶部接触电极位于所述底部接触电极的上方，并位于所述相变材料层与字线之间，所述顶部接触电极与所述相变材料层电连接。
[0013]可选的，每一条字线连接一第一测量焊垫。
[0014]可选的，所述半导体结构还包括沿第二方向排布的2条第二金属，分别位于字线阵列的两端，并与所在方向上的每一条所述字线连接。
[0015]可选的，所述第二金属上形成有第三金属。
[0016]可选的，所述第二金属与所述第三金属之间是通过若干连接塞连接。
[0017]可选的，所述第三金属分别连接一第二测量焊垫。
[0018]可选的，所述第一方向与所述第二方向相垂直。
[0019]可选的，所述相变存储材料层为锗锑碲合金材料层。
[0020]可选的，N为 50，M 为 100。
[0021]本实用新型提供的用于测试相变存储器的半导体结构。在第一测量焊垫施加信号，通过第二测量焊垫输出的信号，判断相变存储器的工艺条件以及器件性能。
【附图说明】
[0022]图1为现有技术中相变存储器的电路示意图；
[0023]图2为本实用新型中一种用于测试相变存储器的半导体结构的示意图；
[0024]图3为本实用新型中用于测试相变存储器的半导体结构的测试单元结构的剖面图；
[0025]图4为本实用新型中另一种用于测试相变存储器的半导体结构的示意图；
[0026]图5为本实用新型另一实施例中用于测试相变存储器的半导体结构的测试单元结构的剖面图。
【具体实施方式】
[0027]下面将结合示意图对本实用新型的用于测试相变存储器的半导体结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0028]本实用新型的核心思想在于，在每一条字线上，将需要测试的每条字线上的每一个相变存储器的测试单元隔离开来，在测试的过程中，在第一测量焊垫上输入信号，通过第二测量焊垫输出的信号，判断器件单元中相变材料层与底部接触电极以及相变材料层之间的接触关系，以及相变材料层生长的工艺条件等。同时，本实用新型，在用于测试的测试单元之间设置若干了不用于测试的第一金属和底部接触电极的结构，使得测试的结构与实际的相变存储器的结构更接近，从而保证测试的准确性。
[0029]以下结合图2-图5对本实用新型的用于测试相变存储器的半导体结构进行详细的描述。
[0030]参考图2所示，本实用新型的半导体结构包括:
[0031]沿第一方向(X方向)排布的N条字线WL，每条所述字线WL上排布M个第一金属10，并且第η-1条字线WL上的第m-ι个第一金属10与第η条字线WL上的第m个第一金属10对齐，其中，η = 1，2，……，N，m=l，2，……，M，N、M为大于2的自然数，例如，N为50，1为100，N、M具体数值可以根据实际的相变存储器的结构进行设定，并不局限于本实施中的限定。需要说明的是，在每条字线WL上，第I个第一金属10与第2个第一金属20之间的区域断开，第M-1个第一金属10与第M个第一金属20之间的区域断开，使得在后续形成的半导体结构中，在测试的器件结构中保留不需要测试的部分，使得测试结构兼备与相变存储器阵列相似的图案。从而使得整个半导体测试结构上的图形密度与实际制备的相变存储器的器件单元的密度形同，从而模拟相变存储器阵列的图案，以减少工艺对不同图案密度的敏感性，从而保证测试的准确性。
[0032]NXM个底部接触电极20，每个底部接触电极20位于每个所述第一金属10上，与所述第一金属10电连接。
[0033]沿第二方向(Y方向)排布的2N个相变材料层30，每个所述相变材料层30位于每条字线BL上的第I个和第M个所述第一金属10上，并且分别与该方向上(Y方向)的其他的每条字线WL连接。每个相变材料