接元胞沟槽13内还填充元胞导电多晶硅16以及栅极导电多晶硅18，所述栅极导电多晶硅18与绝缘栅氧化层17相对应，在连接元胞沟槽13内除栅极导电晶娃18外的区域全部有元胞导电多晶娃16填充。在连接元胞沟槽13内，栅极导电多晶硅18通过绝缘栅氧化层17与元胞导电多晶硅16绝缘隔离，由于栅极导电多晶硅18与绝缘栅氧化层17相对应，因此栅极导电多晶硅18通过绝缘栅氧化层17与连接元胞沟槽13的侧壁相连，栅极导电多晶娃18还通过绝缘栅氧化层17与元胞绝缘氧化层15相隔离。P型阱区20以及N+注入区19位于连接元胞沟槽13外侧壁的上方，P型阱区20以及N+注入区19通过绝缘栅氧化层17与栅极导电多晶硅18连接，且P型阱区20以及N+注入区19与有源区金属4欧姆接触，从而有源区金属4、绝缘栅氧化层17、栅极导电多晶硅
18,N+注入区19以及P型阱区20形成MOS结构。N+注入区19靠近连接元胞沟槽13的表面由绝缘介质层24覆盖，绝缘介质层24同时还覆盖在栅极导电多晶硅18上，从而能将栅极导电多晶硅18与有源区金属4绝缘隔离。
[0052]在耐压保护区3内，连接耐压沟槽14内的耐压导电多晶硅21通过耐压绝缘氧化层22与连接耐压沟槽14的侧壁以及底壁连接，耐压绝缘氧化层22还覆盖在终端保护区2对应的第一主面26上，耐压绝缘氧化层22与元胞绝缘氧化层相接触。有源区金属4与耐压区金属5接触后实现有源区金属4与耐压区金属5之间的电连接，如图2中，有源区金属4与一侧的耐压区金属5的接触后电连接。
[0053]在有源区I内，元胞导电多晶娃16、元胞绝缘介质层15与N型漂移区10间形成电容结构，能利用电荷耦合原理形成耗尽层来支撑电压。同时，在耐压保护区3内，耐压导电多晶硅21、耐压绝缘氧化层22与N型漂移区10同样形成电容结构。连接元胞环6与连接耐压环9利用电荷耦合原理在耐压时形成耗尽层，由于连接元胞沟槽13内的元胞导电多晶硅16与连接耐压沟槽14内的耐压导电多晶硅21保持等电位，因此，耦合出的电荷可以与N型漂移区10内的电荷完全达到电荷平衡，从而形成于有源区I内一致的耐压效果，而在连接元胞沟槽13与连接耐压沟槽14间的耗尽层连接在一起之前，通过耐压保护区3的第一主面26上较厚的耐压绝缘氧化层22完全可以承受此时的电压。在具体实施时，根据耐压的要求，可以在耐压保护区3内设置不同数量的耐压环8。
[0054]进一步地，在所述功率MOS器件的截面上，在连接耐压沟槽14的槽口上方覆盖有连接导电多晶硅23，所述连接导电多晶硅23与连接耐压沟槽14内的耐压导电多晶硅21以及连接元胞沟槽13内的元胞导电多晶硅16相接触后电连接，绝缘介质层24覆盖在连接导电多晶硅23上，耐压区金属5与连接导电多晶硅电23连接。
[0055]本实用新型实施例中，耐压区金属5与连接导电多晶硅23电连接，连接导电多晶硅23同时与元胞导电多晶硅16以及耐压导电多晶硅21接触，因此，通过连接导电多晶硅23能达到元胞导电多晶硅16以及耐压导电多晶硅21间的等电位。在具体实施时，还可以通过其他连接形式，使得元胞导电多晶硅16以及耐压导电多晶硅21保持等电位，具体不再
--列举。
[0056]所述元胞绝缘氧化层15、耐压绝缘氧化层22为同一制造层，元胞绝缘氧化层15的厚度为2000A~10000A。本实用新型实施例中，元胞绝缘氧化层17、耐压绝缘氧化层15的厚度用于保证在耗尽层连接之前能够承受电压。
[0057]在所述功率MOS器件的俯视平面上，有源区I内包括位于连接元胞环6内圈若干规则排布且相互平行分布的有源元胞7，有源区I内的有源元胞7与连接元胞环6相连；
[0058]在所述功率MOS器件的截面上，有源元胞7采用沟槽结构，所述有源元胞沟槽从第一主面26向下垂直向下延伸，有源元胞沟槽延伸的深度小于N型漂移层10的厚度，在有源元胞沟槽内上部的侧壁覆盖有绝缘栅氧化层17，有源元胞沟槽的底壁以及剩余的侧壁上覆盖有元胞绝缘氧化层15，且在有源元胞沟槽内还填充有元胞导电多晶娃16以及与所述绝缘栅氧化层17对应的栅极导电多晶硅18，栅极导电多晶硅18通过栅极绝缘氧化层17与有源元胞沟槽的侧壁连接，元胞导电多晶硅16位于有源元胞沟槽的中心区，栅极导电多晶硅18通过绝缘栅氧化层17与元胞导电多晶硅16绝缘隔离，且栅极导电多晶硅18与元胞绝缘氧化层15间通过绝缘栅氧化层17间隔；在有源元胞沟槽两侧的外壁侧上方设有P型阱区20，在所述P型阱区20内设有N+注入区19，N+注入区19以及P型阱区20分别与对应的绝缘栅氧化层17接触连接，栅极导电多晶硅18的底端位于P型阱区20的下方，N+注入区19以及P型阱区20与有源区金属4欧姆接触。
[0059]本实用新型实施例中，有源元胞7的具体结构并未示出，有源元胞7可以呈条形或其他形状，图2中，示出了有源元胞7呈条形分布的示意图。有源元胞7的两端与连接元胞环6相连。有源元胞7采用沟槽结构时，有源元胞7的结构与连接元胞环6的结构类似。在功率MOS器件的截面上，有源元胞沟槽内的上部设置对称分布的栅极导电多晶硅18，有源元胞沟槽内的元胞导电多晶硅16位于两栅极导电多晶硅18间，栅极导电多晶硅18通过绝缘栅氧化层17与元胞导电多晶硅16绝缘隔离，有源元胞沟槽外侧壁上方的P型阱区20以及N+注入区19与有源区金属4欧姆接触，从而有源区金属4、绝缘栅氧化层17、栅极导电多晶硅18、N+注入区19以及P型阱区20也形成MOS结构。有源元胞沟槽内的栅极导电多晶硅18、连接元胞沟槽13内的栅极导电多晶硅18电连接，以将有源区I内的连接元胞环6与有源元胞7内形成的MOS结构并联成一体。有源元胞沟槽内的元胞导电多晶娃16与连接元胞沟槽13内的元胞导电多晶硅16相接触，从而能将有源区I内形成的电容结构并联。
[0060]此外，在具体实施时，有源区I内也可以仅包括若干规则排布且且相互平行分布的有源元胞7，即有源区I内不包括位于最外圈的连接元胞环6。在有源区I内仅有有源元胞7时，在相邻有源元胞沟槽间相对应的内侧壁上覆盖有绝缘栅氧化层17，有源元胞沟槽的底壁以及剩余的侧壁上覆盖有元胞绝缘氧化层15，且在有源元胞沟槽内还填充有元胞导电多晶硅16以及与所述绝缘栅氧化层17对应的栅极导电多晶硅18，栅极导电多晶硅18通过栅极绝缘氧化层17与有源元胞沟槽的侧壁连接，且栅极导电多晶硅18通过绝缘栅氧化层分17别与元胞导电多晶硅16以及元胞绝缘氧化层15相隔离；在相邻有源元胞沟槽间相对应的外壁侧上方设有P型阱区20，在所述P型阱区20内设有N+注入区19，N+注入区19以及P型阱区20分别与对应的绝缘栅氧化层17接触连接，栅极导电多晶硅18的底端位于P型阱区20的下方，N+注入区19以及P型阱区20与有源区金属4欧姆接触，有源区金属4通过绝缘介质层4与栅极导电多晶硅18相隔离；有源元胞沟槽内的元胞导电多晶硅16与连接耐压沟槽14内的耐压导电多晶硅21保持等电位。
[0061]本实用新型实施例中，由于连接耐压环9环绕包围有源区1，当有源区I内仅有呈平行分布的有源元胞7时，平行分布的有源元胞7会与连接耐压环9 一侧的区域相平行。对于最外侧的有源元胞7，其有源元胞沟槽内仅有远离连接耐压沟槽13 —侧的侧壁上会覆盖有绝缘栅氧化层17，同时，在覆盖绝缘栅氧化层17的一侧外壁上才会有P型阱区20以及N+注入区19，其余的结构均可以参照连接元胞沟槽13的结构。为了使得有源元胞7内的元胞导电多晶硅16与连接耐压沟槽14内的耐压导电多晶硅21保持等电位，有源元胞7内的元胞导电多晶硅16也可以通过连接导电多晶硅23与连接耐压沟槽14内的耐压导电多晶娃23进行连接。
[0062]有源元胞沟槽内的元胞绝缘氧化层15与连接元胞沟槽13内的元胞绝缘氧化层15为同一制造层，有源元胞沟槽内的元胞导电多晶硅16与连接元胞沟槽13内的元胞导电多晶娃16为同一制造层。
[0063]所述耐压保护区3内具有多个耐压环8时，耐压保护区3内的耐压环8相互平行，且连接耐压环9与连接元胞环6之间的距离与有源区I内相互平行有源元胞7之间的距离相等。
[0064]本实用新型实施例中，根据耐压的要求不同，可以在耐压保护区3内设置不同数量的耐压环8，多个耐压环8之间相互平行，邻近连接元胞环6的耐压环8形成连接耐压环9，其余的耐压环8也可以采用沟槽结构，包括终端耐压沟槽25，所述终端耐压沟槽25的内壁以及底壁覆盖有耐压绝缘氧化层22，在覆盖有耐压绝缘氧化层22的终端耐压沟槽25内填充有耐压导