N型衬底11欧姆接触，通过背面金属层12能形成功率MOS器件的漏极端。
[0093]本实用新型的终端耐压结构的工作机理为:连接耐压环9与连接元胞环6、有源元胞7均采用沟槽结构，有源区I内的元胞导电多晶硅16、元胞绝缘氧化层15以及N型漂移区10形成有源区I的电容结构，耐压保护区3内的耐压导电多晶硅21、耐压绝缘氧化层22以及N型漂移区10形成耐压保护区3的电容结构。连接元胞环6内的元胞导电多晶硅16与连接耐压环9内的耐压导电多晶硅21保持等电位，在功率MOS器件耐压工作时，连接元胞环6内元胞导电多晶娃16的电位为零电位。
[0094]以N型MOS器件为例，当器件耐压工作时，第二主面27上的背面金属层12施加一个正电压，所述正电压使得N型漂移区10内耦合出正电荷，所述正电荷与N型漂移区10内的电子当达到电荷平衡时，其形成的耗尽层得到最大扩展，在连接耐压沟槽14与连接元胞沟槽13各自附近的耗尽层相接触之前，电压是由耐压保护区3内第一主面26上的耐压绝缘氧化层22所承担，当上述耗尽层相连通后，电压就由耗尽层所承担，使得器件有源区I内的电场可以横向至终端保护区2过渡扩展，避免出现击穿，而通过增加终端保护区2内耐压环8的数量就可以实现耐压保护区3耐压能力的提升，而耐压保护区3内的第一主面26上覆盖有耐压绝缘氧化层22，耐压绝缘氧化层22的厚度较厚，其耐压能力通常远远超过器件的耐压要求，因此，终端保护区2可以实现高于有源区I的耐压能力。
[0095]以一款130V的功率MOSFET器件为例，测试器件的漏源击穿电压BVdss，测试条件是漏源施加一个从零伏起始的扫描电压Vds，同时读取漏源漏电流Idss，当Idss升高至250uA时，此时的Vds即为器件的击穿电压BVdss，如图16、图17以及图18所示的仿真结果，仿真示意图中，横坐标为扫描电压Vds，纵坐标为漏源漏电流Idss。当只改变其耐压环8的数量时，没有耐压环8、设置一个耐压环8与设置两个耐压环8的击穿电压分别为128V、145V、148V，而当设置一个耐压环8时，其终端保护区2的尺寸只有10 μ m左右，若采用传统的场限环39与场板的终端耐压结构，其尺寸至少有30 μ m以上，并且对于这类利用电荷耦合实现耐压的功率器件，传统的场限环39的耐压结构因其耐压机理与有源区I的耐压机理不同，这两部分对于N型漂移区10的浓度要求各有侧重，因此，本实用新型构更适宜于这类利用电荷耦合实现耐压的功率器件，具有更高的性价比优势，适宜于批量生产。
【主权项】
1.一种利用电荷耦合实现耐压的功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈并环绕包围所述有源区，终端保护区内包括邻接有源区的耐压保护区；在所述功率MOS器件的截面上，所述半导体基板包括位于上方的第一导电类型漂移区以及位于下方的第一导电类型衬底，所述第一导电类型衬底邻接第一导电类型漂移区，第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底的下表面形成半导体基板的第二主面；其特征是: 在所述功率MOS器件的俯视平面上，耐压保护区内包括至少一个耐压环，耐压保护区内邻近有源区的耐压环形成连接耐压环； 在所述功率MOS器件的截面上，连接耐压环采用沟槽结构，所述连接耐压沟槽由第一主面垂直向下延伸，连接耐压沟槽的延伸深度小于第一导电类型漂移区的厚度，连接耐压沟槽的内壁及底壁覆盖有耐压绝缘氧化层，在覆盖有耐压绝缘氧化层的连接耐压沟槽内填充有耐压导电多晶硅；在连接耐压沟槽的槽口上方设有绝缘介质层，且所述绝缘介质层还覆盖在终端保护区第一主面上的耐压绝缘氧化层上，在所述绝缘介质层上设置耐压区金属； 在所述功率MOS器件的截面上，有源区内包括若干规则排布且相互平行分布的有源元胞，所述有源元胞采用沟槽结构，所述有源元胞沟槽从第一主面向下垂直向下延伸，有源元胞沟槽延伸的深度小于第一导电类型漂移层的厚度；在相邻有源元胞沟槽间相对应的内侧壁上覆盖有绝缘栅氧化层，有源元胞沟槽的底壁以及剩余的侧壁上覆盖有元胞绝缘氧化层，且在有源元胞沟槽内还填充有元胞导电多晶硅以及与所述绝缘栅氧化层对应的栅极导电多晶硅，栅极导电多晶硅通过栅极绝缘氧化层与有源元胞沟槽的侧壁连接，且栅极导电多晶硅通过绝缘栅氧化层分别与元胞导电多晶硅以及元胞绝缘氧化层相隔离；在相邻有源元胞沟槽间相对应的外壁侧上方设有第二导电类型阱区，在所述第二导电类型阱区内设有第一导电类型注入区，第一导电类型注入区以及第二导电类型阱区分别与对应的绝缘栅氧化层接触连接，栅极导电多晶硅的底端位于第二导电类型阱区的下方，第一导电类型注入区以及第二导电类型阱区与有源区金属欧姆接触，有源区金属通过绝缘介质层与栅极导电多晶硅相隔离； 有源区金属与耐压区金属电连接，且有源元胞沟槽内的元胞导电多晶硅与连接耐压沟槽内的耐压导电多晶硅保持等电位。
2.根据权利要求1所述的利用电荷耦合实现耐压的功率MOS器件，其特征是:在所述功率MOS器件的截面上，在连接耐压沟槽的槽口上方覆盖有连接导电多晶硅，所述连接导电多晶硅与连接耐压沟槽内的耐压导电多晶硅以及有源元胞沟槽内的元胞导电多晶硅相接触后电连接，绝缘介质层覆盖在连接导电多晶硅上，耐压区金属与连接导电多晶硅电连接。
3.根据权利要求1所述的利用电荷耦合实现耐压的功率MOS器件，其特征是:在所述功率MOS器件的俯视平面上，有源区包括位于所述有源区最外圈的连接元胞环，有源区内规则排布且相互平行分布的有源元胞位于连接元胞环内，所述连接耐压环与连接元胞环相平行；有源区内的有源元胞与连接元胞环相连；有源区内相互平行的有源元胞之间的间距相等。
4.根据权利要求3所述的利用电荷耦合实现耐压的功率MOS器件，其特征是:在所述功率MOS器件的截面上，连接元胞环采用沟槽结构，所述连接元胞沟槽由第一主面垂直向下延伸，连接耐压沟槽的延伸深度小于第一导电类型漂移区的厚度，连接元胞沟槽邻近有源元胞沟槽一侧上部的内侧壁上覆盖有绝缘栅氧化层，且连接元胞沟槽的底壁及剩余的侧壁上覆盖有元胞绝缘氧化层；连接元胞沟槽内填充有元胞导电多晶硅以及与绝缘栅氧化层相对应的栅极导电多晶硅，栅极导电多晶硅通过绝缘栅氧化层与连接元胞沟槽的侧壁相接触； 在所述功率MOS器件的截面上，在连接元胞沟槽远离连接耐压沟槽一侧的外壁侧上方设有第二导电类型阱区，第二导电类型阱区内设有第一导电类型注入区，所述第一导电类型注入区以及第二导电类型阱区均与绝缘栅氧化层相接触，且栅极导电多晶硅的底部位于第二导电类型阱区的下方，第一导电类型注入区以及第二导电类型阱区均与有源区第一主面上的有源区金属欧姆接触，有源区金属通过绝缘介质层分别与栅极导电多晶硅以及元胞导电多晶硅相隔离；连接元胞沟槽内的元胞导电多晶硅与连接耐压沟槽内的耐压导电多晶硅保持等电位。
5.根据权利要求4所述的利用电荷耦合实现耐压的功率MOS器件，其特征是:在所述功率MOS器件的截面上，在连接耐压沟槽的槽口上方覆盖有连接导电多晶硅，所述连接导电多晶硅与连接耐压沟槽内的耐压导电多晶硅以及连接元胞沟槽内的元胞导电多晶硅相接触后电连接，绝缘介质层覆盖在连接导电多晶硅上，耐压区金属与连接导电多晶硅电连接。
6.根据权利要求4所述的利用电荷耦合实现耐压的功率MOS器件，其特征是:所述耐压保护区内具有多个耐压环时，耐压保护区内的耐压环相互平行。
【专利摘要】本实用新型涉及一种利用电荷耦合实现耐压的功率MOS器件，其连接耐压环采用沟槽结构，在连接耐压沟槽内填充有耐压导电多晶硅；有源区包括若干有源元胞，栅极导电多晶硅通过绝缘栅氧化层与有源元胞沟槽的侧壁相接触，且栅极导电多晶硅通过绝缘栅氧化层分别与元胞导电多晶硅以及元胞绝缘氧化层相隔离；栅极导电多晶硅的底部位于第二导电类型阱区的下方，第一导电类型注入区以及第二导电类型阱区均与有源区第一主面上的有源区金属欧姆接触；有源区金属与耐压区金属电连接，且元胞导电多晶硅与耐压导电多晶硅保持等电位。本实用新型耐压能力强，耐压可靠性高，并且终端保护区占用芯片整体面积的比重更低，适宜于批量生产。
【IPC分类】H01L29-78, H01L29-06
【公开号】CN204497236
【申请号】CN201520191576
【发明人】朱袁正, 叶鹏
【申请人】无锡新洁能股份有限公司
【公开日】2015年7月22日
【申请日】2015年3月31日