不 平衡。由此，能抑制半导体开关元件的寿命变短。
[0069] 图6是表示感测源极层-感测源极层的禪合系数k与源极环路电流Iss W及半导 体开关元件的电流差AI的关系图。在图6中，横辅是禪合系数k，纵轴是电流（A)，示出半 导体开关元件111 W及113接通时的源极环路电流Iss W及半导体开关元件111 W及113 接通时的电流差A I的最大值A Idmax。图6是仿真在半导体开关兀件111和113的各主电 路路径中模拟地具有不同的阻抗值的情况下进行开关动作时的电力变换电路的特性的结 果。如图6所示那样，若禪合系数k较大，即层间距离较小，则易于流过源极环路电流Iss, 半导体开关元件111和113的电流差A I变大，半导体开关元件111和113的电流分担的 不均等变大。另一方面，在如图1的本实施例的那样配置源极层1301和1304 W使它们成 为最远的距离的情况下，禪合系数k变小，源极环路电流Iss变得难W流过，抑制了半导体 开关元件111和113的电流差A I，从而能得到降低在半导体开关元件111和113中流过的 电流不均等的效果。
[0070] 另外，半导体开关元件的驱动路径即栅极-感测源极间的电感如式（1)那样，由于 在本实施例的基板构成中也是相同的半导体开关元件的栅极层和感测源极层相邻，因此没 有变化。为此，运用第1实施例不会给驱动带来影响，仅能得到使主电路的电流均等的效 果。
[0071] 进而，在驱动电路130中由与栅极层不同的层来构成驱动用电源124、125等而层 数增加了的情况下，也可W通过将还包含该导电层在内的感测源极层W外的全部导电层夹 在2个感测源极层间，从而将半导体开关元件111和113的感测源极层1301和1303配置 在最外侧，W使它们成为最远的距离。
[0072] 图7是本发明的第I实施例的并联电路W及驱动电路的第I安装图，图7 (a)是俯 视图，图7(b)是侧视图。图7中示出在1个模块110内构成半导体开关元件111和113的 并联电路的示例，作为本发明的第1实施例中的第1安装例。驱动电路130与模块110的栅 极端子1〇3曰、103b、W及感测源极端子104曰、104b连接。另外，图7中，模块的各端子101曰、 l(Ub、102a、102b、103a、103b、W及104a、104b的配置是一例，并不限于此。因此，驱动电路 130的端子103a、103b、W及104a、104b的配置也并不限于此，对于模块110,也可W不使用 布线等而直接连接。
[0073] 图8是本发明的第1实施例的并联电路W及驱动电路的第2安装图，图8 (a)是俯 视图，图8(b)是侧视图。图8中示出本发明的第1实施例中的第2安装例。并联电路100 通过用布线等将模块11〇日、11化并联连接而构成。驱动电路130与模块110日、11化的栅 极端子1〇3曰、103b、W及感测源极端子104曰、104b连接。另外，在安装图中，模块的各端子 101曰、10化、102曰、102b、103曰、103b、W及104曰、104b的配置是一例，并不限于此。因此，驱动 电路130的端子103a、103b、W及104a、104b的配置也不限于此，对于模块110a、110b，也可 W不使用布线等而直接连接。
[0074] [实施例21
[0075] 图9是本发明的第2实施例的并联电路W及驱动电路的示意图。在第2实施例中， 与第1实施例不同的点在于，感测源极层和栅极层被交替地配置。具体地，在多层基板中， 按照感测源极层1301、栅极层1302、感测源极层1303、栅极层1304的顺序来配置。
[0076] 在第2实施例中，虽然感测源极层1301-感测源极层1303的层间距离与第1实施 例相比变近，但由于通过将栅极层1302夹在感测源极层1301与感测源极层1303间来保持 层间距离，因此虽然效果小于第1实施例的效果，但能得到同样的效果。
[0077] [实施例3I
[007引图10是本发明的第3实施例的并联电路化及驱动电路的示意图。在第3实施例 中，与第2实施例不同的点在于，并联电路100的并联数为3并联。
[0079] 为此，追加了与半导体开关元件11U113并联连接的半导体开关元件115。101c、 102c、103c、104c分别是与半导体开关元件115的漏极、源极、栅极、源极连接的漏极端子、 源极端子、栅极端子、感测源极端子。
[0080] 并且，驱动电路130具有多层基板，该多层基板具有6层，除了具有半导体开关元 件111 W及113各自的感测源极层、栅极层W外，还具有：感测源极层1305,其是与半导体 开关元件115的源极（感测源极）同电位的导电层，且具有半导体开关元件115的感测源 极的导电路径135 ;和栅极层1306,其是与半导体开关元件115的栅极同电位的导电层，且 具有半导体开关元件115的栅极的导电路径136。在并联数为3并联W上的情况下，为了 保持全部感测源极层-感测源极层的层间距离来减小禪合系数k，期望交替地配置感测源 极层和栅极层。另外，图10中示出了由3并联的半导体开关元件来构成的情况，但关于并 联数为运W上的情况，也同样地将感测源极层和栅极层交替地配置即可。另外，在图10中， 149、150分别是栅极层1306、感测源极层1305的电感。
[0081] 在图10中，按照从基板上表面起依次为感测源极层1301、栅极层1302、感测源极 层1303、栅极层1304、感测源极层1305、栅极层1306的顺序来构成，但也可W将各个半导体 开关元件的感测源极层和栅极层交换，设为从基板上表面起依次为栅极层1302、感测源极 层1301、栅极层1304、感测源极层1303、栅极层1306、感测源极层1305的顺序。
[0082] 进而，由于只要与第1实施例同样地使相同的半导体开关元件的栅极层和感测源 极层相邻即可，因此能考虑交换半导体开关元件，例如设为从基板上表面起为感测源极层 1305、栅极层1306、感测源极层1301、栅极层1302、感测源极层1303、栅极层1304的顺序等 各种变形例。
[0083] 另外，也可W如图7、图8那样模块化，将驱动电路130与并联电路100的栅极端子 103曰、103b、103c W及感测源极端子104a、104b、104c直接连接。
[0084] [实施例"
[0085] 图11是本发明的第4实施例的并联电路化及驱动电路的示意图。在第4实施例 中，在并联数为3并联的情况下，将与并联电路100的2个半导体开关元件111、113的栅极 同电位的导电层即栅极层1302和1304公共化，将栅极层1302与半导体开关元件11U113 运两者的栅极连接，将多层基板的导电层减少1层。在通常的并联电路中，虽然还有因栅极 间的谐振引起误动作等的可能性，但只要具有与半导体开关元件的栅极连接的电阻（既可 W是内部电阻，也可W是追加的电阻），就能防止栅极间的谐振，能将多层基板的2个栅极 层公共化。
[0086] 运种情况下，例如由具有按照感测源极层1301、与栅极层1304公共化的栅极层 1302、感测源极层1303、栅极层1306、感测源极层1305的顺序层叠的5层的多层基板构成。 运种情况下，也与第2实施例W及第3实施例同样，为了保持全部感测源极层-感测源极层 的层间距离来减小禪合系数k，而交替地配置感测源极层和栅极层。图11按照从基板上表 面起为半导体开关元件111的层、113的层、115的层的顺序来构成，但也可W与第3实施例 同样，是交换了半导体开关元件的顺序下的基板构成。
[0087] 另外，图11中示出由3并联的半导体开关元件构成的并联电路100,作为并联数为 3并联W上的情况的一例，关于并联数为运W上的情况，也可W同样地将感测源极层和栅极 层交替地配置。因此，在并联数成为n并联的情况下，由于感测源极层也有n层，因此能公 共化的栅极层仅有1组，栅极层至少需要n-1层。其中，在由另外的1层来构成驱动用电源 124、125等的情况下，只要还包含该导电层在内的感测源极层W外的导电层是至少n-1层 即可。
[008引另外，在省略了半导体开关元件115的2并联的情况下，也可m受为将栅极层1302 和1304公共化的构成。
[008引[实施例引
[0090] 图12是本发明的第5实施例的并联电路化及驱动电路的示意图。在第5实施例 中，其特征在于，具有将第1实施例所示的2并联的半导体开关元件进一步2串联地连接的 并联电路200。电力变换装置的并联电路200由半导体开关元件111、113、211、213构成， 具有：与半导体开关元件111、113的漏极连接的漏极端子101a、10化；与半导体开关元件 211、213的源极连接的源极端子202a、202b ;与半导体开关元件111、113、211、213的栅极连 接的栅极端子103a、103b、203a、203b ;与半导体开关元件111、113、211、213的源极连接的 感测端子即感测源极端子104a、104b、204a、204b ;半导体开关元件111 W及211的输出端 子351 ;半导体开关元件113 W及213的输出端子353。
[0091] 驱动电路130是与第1实施例同样的构成，驱动电路230成为与驱动电路130同 样的构成，由于 231、232、233、234与131、132、