用于高压集成电路的欠压保护电路的制作方法
【专利摘要】本实用新型提供一种用于高压集成电路的欠压保护电路，其包括有基准电路，用于提供一个在高压集成电路工作范围内稳定的基准电压，并将基准电压输出作为电压比较电路的正端输入；电压比较电路，用于对负端输入的电源电压和正端输入的基准电压进行比较，输出电平信号作为反相器的输入电平信号；反相器，用于对输入电平信号进行整形，并输出控制信号对高压集成电路进行控制；电源电压，用于向基准电路、电压比较电路和反相器供电。本实用新型的欠压保护电路采用对电源电压直接采样，节约了电路的面积，降低了功耗，稳定性高。
【专利说明】
用于高压集成电路的欠压保护电路
技术领域
[0001]本实用新型涉及高压集成电路领域，特别涉及一种用于高压集成电路的欠压保护电路。
【背景技术】
[0002]高压集成电路是将高压功率器件和低压电路集成到同一芯片，常用于各种显示驱动、照明、电机驱动等高压电路中。由于电路中高压大电流的存在，常常引起芯片内部出现欠压、过流、过温等状态，这些状态若不及时进行处理，可能导致芯片的损坏，因此在高压集成电路中常增加保护电路。
[0003]对于任何芯片，只有当电源电压在一定的工作范围内，芯片才能正常工作。而芯片在实际工作时，外部原因可能导致电源电压的波动，使电源电压低于芯片工作电压。若芯片工作在欠压状态，导致芯片中某些电路无法工作，输出错误信号，若此输出信号驱动外部功率管，功率管工作状态不定，损坏电路;若电源电压下降过多，输出驱动信号幅度下降，使得被驱动的功率器件进入放大区而增加功耗。为了避免上述现象，芯片中增加欠压保护电路。
[0004]常用的欠压保护电路包括采样电路、基准电压、电压比较电路和迟溃反馈电路，通过电阻分压对电源电压进行采样，此采样电压通过电压比较电路与基准电压比较，输出逻辑信号控制功率管的导通或关断，进而控制高压集成电路的工作。然而由于这种欠压保护电路设置有采样电路对电源电压进行采样，其电路结构较复杂，占用面积大，功耗大，稳定性低。
【实用新型内容】
[0005]本实用新型的发明目的在于提供一种电路结构简单，占用面积少，功耗低，稳定性高的对电源电压直接采样的用于高压集成电路的欠压保护电路。
[0006]本实用新型具体的技术方案为:
[0007]—种用于高压集成电路的欠压保护电路，包括:
[0008]基准电路，用于提供一个在高压集成电路工作范围内稳定的基准电压，并将基准电压输出作为电压比较电路的正端输入；
[0009]电压比较电路，用于对负端输入的电源电压和正端输入的基准电压进行比较，输出电平信号作为反相器的输入电平信号；
[0010]反相器，用于对输入电平信号进行整形，并输出控制信号用于对高压集成电路进行控制。
[0011]电源电压，用于向基准电路、电压比较电路、反相器供电。
[0012]其中，包括迟滞反馈回路，所述迟滞反馈回路接收电压比较电路的输出电平信号并反馈给电压比较电路。
[0013]其中，所述基准电路包括偏置电路和二极管，所述偏置电路包括第一PMOS管MPl，第二 PMOS管MP2，第三PMOS管MP3，第一 NMOS管MNl和第一电阻Rl;所述第一 PMOS管MPl源极接电源VCC，其栅极和漏极短接，同时其漏极接第一电阻Rl的一端;所述第一电阻Rl的另一端接地VSS;所述第二 PMOS管MP2的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极，其漏极接第一匪OS管MNl的漏极；所述第一匪OS管MNl的栅极和漏极短接，源极接地VSS;所述第三PMOS管MP3的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极，其漏极接二极管的阴极;所述二极管的阳极接地VSS，其阴极同时接电压比较电路的正端输入。
[0014]其中，所述二极管为第一稳压二极管DZl。
[0015]其中，所述电压比较电路包括第二NMOS管丽2，第三匪OS管丽3，第四NMOS管MN4，第五NMOS管MN5，第六NMOS管MN6，第四PMOS管MP4，第五PMOS管MP5和第六PMOS管MP6 ；所述第二匪OS管MN2的漏极接电源VCC，其栅极接第一稳压二极管DZl的阴极，其源极接第四PMOS管MP4的源极;所述第四PMOS管MP4的栅极和漏极短接，其漏极接第三匪OS管MN3的漏极;所述第三NMOS管丽3的栅极接第一WOS管丽I的栅极，其源极接地VSS;所述第四NMOS管丽4的漏极和栅极均接电源VCC，其源极接第五PMOS管MP5的源极;所述第五PMOS管MP5的栅极接第四PMOS管MP4的栅极，其漏极接第五NMOS管MN5的漏极;所述第五NMOS管MN5的栅极接第一 NMOS管MNl栅极，其源极接地VSS;所述第六NMOS管MN6的栅极接第五NMOS管MN5的漏极，其源极接地VSS，其漏极接第六PMOS管MP6的漏极;所述第六PMOS管MP6的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极;所述第六匪OS管丽6和第六PMOS管MP6的漏极作为电压比较电路的输出端，接反相器的输入端。
[0016]其中，所述迟滞反馈回路包括第七匪OS管丽7和第八NMOS管丽8，所述第七匪OS管MN7的栅极接第一 NMOS管MNl的栅极，其源极接地VSS，其漏极接第八NMOS管MN8的源极;第八NMOS管丽8的漏极接第四NMOS管丽4的源极，其栅极接第六NMOS管丽6和第六PMOS管MP6的漏极。
[0017]其中，包括第九NMOS管丽9，所述第九匪OS管丽9的漏极接第四NMOS管丽4的源极，其栅极接第一 NMOS管MNl的栅极，其源极接地VSS。
[0018]本实用新型的欠压保护电路相对于现有技术减少了对电源电压的采样电路，其结构更简单，降低了电路的面积、且降低了电路的功耗，稳定性更高。
【附图说明】
[0019]图1为本实用新型具体实施例1的欠压保护电路框图；
[0020]图2为本实用新型具体实施例1的欠压保护电路图；
[0021 ]图3为本实用新型具体实施例2的欠压保护电路图；
[0022]图4为本实用新型具体实施例1和实施例2的欠压保护电路输入输出示意图；
[0023]图中表示说明:
[0024]11-基准电路，12-电源电压，13-电压比较电路，14-反相器，15-迟滞反馈回路。
【具体实施方式】
[0025]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0026]实施例1
[0027]如图1所示，本实用新型提供一种应用于高压集成电路的欠压保护电路，该欠压保护电路包括电源电压12、基准电路11、电压比较电路13、迟滞反馈回路15和反相器14。电源电压12用于向基准电路11、电压比较电路13和反相器14提供电压，基准电路11用于提供一个在高压集成电路工作范围内稳定的基准电压，并将该基准电压输出作为电压比电路13的正端输入；电压比较电路13用于对其负端输入的电源电压和正端输入的基准电压进行比较，输出电平信号作为迟滞反馈回路15和反相器14的输入电平信号；反相器14用于对电压比较电路13的输出电平信号进行整形，得到满足芯片要求的控制信号，同时增大驱动能力，并将该控制信号输出用于控制高压集成电路的工作;迟滞反馈回路14对电压比较电路13的输出电平信号进行反馈，使得高压集成电路的关断电压低于其启动电压，避免因电源噪声导致的输出信号振荡。
[0028]如图2所示，基准电路11包括偏置电路和第一稳压二极管DZl。其中，偏置电路包括第一PMOS管MPI，第二PMOS管MP2，第三PMOS管MP3，第一NMOS管MNl 和第一电阻Rl。第一PMOS管MPl的源极接电源VCC，其栅极和漏极短接，同时其漏极接第一电阻Rl的一端;第一电阻Rl的另一端接地VSS，第一 PMOS管MPI的栅极电压输出作为电压比较电路13的偏置电压。第二PMOS管MP2的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极，其漏极接第一 NMOS管MNl的漏极;第一匪OS管MNl的栅极和漏极短接，其源极接地VSS，第一匪OS管MNl的栅极电压输出作为电压比较电路13的偏置电压。第三PMOS管MP3的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极，漏极接第一稳压二极管DZl的阴极;第一稳压二极管DZl的阳极接地VSS，其阴极同时接电压比较电路13的正端输入作为基准电路11的电压输出。
[0029]电压比较电路13包括第二匪OS管MN2，第三匪OS管丽3，第四NMOS管丽4，第五匪OS管丽5，第六匪OS管丽6，第四PMOS管MP4，第五PMOS管MP5和第六PMOS管MP6。第二 NMOS管丽2的漏极接电源VCC，其栅极接第一稳压二极管DZl的阴极，其源极接第四PMOS管MP4的源极；第四PMOS管MP4的栅极和漏极短接，其漏极同时接第三NMOS管MN3的漏极;第三NMOS管MN3的栅极接第一 NMOS管MNl的栅极，其源极接地VSS;第四NMOS管MN4的漏极和栅极均接电源VCC，其源极接第五PMOS管MP5的源极;第五PMOS管MP5的栅极接第四PMOS管MP4的栅极，其漏极接第五NMOS管MN5的漏极;第五NMOS管MN5的栅极接第一 NMOS管MNl栅极，其源极接地VSS;第六WOS管MN6的栅极接第五NMOS管丽5的漏极，其源极接地VSS，其漏极接第六PMOS管MP6的漏极；第六PMOS管MP6的源极接电源VCC，其栅极接第一 PMOS管MPI的栅极。其中，第六匪OS管MN6的漏极和第六PMOS管MP6的漏极作为电压比较电路的输出端，同时接迟滞反馈回路15和反相器14的输入端。
[0030]迟滞反馈回路15包括第七匪OS管丽7和第八匪OS管丽8。第七NMOS管丽7的栅极接第一 NMOS管MNl的栅极，其源极接地VSS，其漏极接第八NMOS管MN8的源极;第八NMOS管MN8的漏极接第四NMOS管MN4的源极，其栅极接电压比较电路13的输出端，通过改变迟滞反馈回路15的两个NMOS管的宽长比可获得不同的迟滞电压。
[0031]本实施例的欠压保护电路的工作过程:
[0032](I)电源电压VCC上升过程
[0033]当电源电压VCC小于第一稳压二级管DZl的稳压值VDZ，第一稳压二极管DZl电压随电源电压增大而增大；当电源电压VCC大于第一稳压二级管DZl的稳压值VDZ，电压比较电路13正向输入电压为第一稳压二级管DZl的稳压值VDZ。
[0034]当电源电压VCC小于VDZ，因为第三匪OS管MN3、第五匪OS管丽5的下拉能力，第五NMOS管丽5漏端为低电平，第六NMOS管丽6截止，电压比较电路13输出高电平，经反相器14整形后，欠压保护电路输出低电平，芯片处于欠压关断状态。
[0035]当电源电压VCC等于VDZ，因为上一状态中电压比较电路13输出高电平，第八NMOS管丽8的导通，使第四匪OS管丽4源端电压降低，第五WOS管丽5漏端仍为低电平，欠压保护电路输出低电平，芯片仍处于欠压关断状态。
[0036]当电源电压VCC增大到使第四匪OS管丽4源端电压等于第二匪OS管丽2源端电压，第五NMOS管丽5漏端为高电平，第六NMOS管丽6导通，电压比较电路13输出为低电平，经反相器14整形后，欠压保护电路输出为高电平，欠压状态解除，芯片正常工作，此时电源电压为芯片的启动电压。因为电压比较电路13输出为低电平，第八NMOS管丽8截止，第四NMOS管丽4源端电压升高。
[0037](2)电源电压VCC下降过程:
[0038]当电源电压VCC下降到芯片启动电压，因为第八NMOS管丽8截止，第四NMOS管MN4源端电压高于第二匪OS管丽2源端电压，第五匪OS管丽5漏端为高电平，电压比较电路13输出低电平，欠压保护电路输出高电平，芯片仍正常工作。
[0039]当电源电压VCC下降到VDZ，第四匪OS管丽4源端电压等于第二匪OS管MN2源端电压，第五NMOS管MN5漏端为低电平，电压比较电路输出高电平，欠压保护电路输出为低电平，芯片进入欠压状态，此时电源电压为芯片的关断电压。
[0040]如图4所示，图4(a)为高压集成电路的电源电压输入示意图，其中，VCCUV+表示芯片启动电压，VCXUV—表示芯片关断电压，VCXUVH表示迟滞电压，横坐标表示时间，纵坐标表示高压集成电路的电源电压VCC，该坐标图可分为3个区域，第一区为电源电压VCC从O逐渐增大到VCXUV+，第二区为电源电压VCC从VCXUV+降到VCXUV-，第三区为电源电压VCC从VCCUV—降为O。图4(b)为欠压保护电路的输出电压示意图，对应于图4(a)坐标图的三个区，图4(b)的坐标图也分为3个区域，第一区，当电源电压VCC从O逐渐增大到VCXUV+时，欠压保护电路输出低电平，芯片处于关断的状态;第二区，当电源电压VCC从VCCUV+降到VCCUV-，欠压保护电路输出高电平，芯片正常工作；当电源电压VCC从VCCUV —降为O，欠压保护电路输出低电平，芯片处于欠压关断状态。
[0041 ] 实施例2
[0042]如图3所示，本实施例与实施例1不同之处在于增加了第九匪OS管MN9，第九匪OS管MN9的漏极接第四NMOS管MN4的源极，其栅极接第一 NMOS管MNl的栅极，其源极接地VSS。由于芯片应用范围不同，其启动电压和关断电压也不同，通过改变第九匪OS管MN9的宽长比，可以调整芯片的启动电压值，通过改变第七匪OS管MN7的宽长比，可以调整芯片的关断电压值，如图4(c)所示为增加了第九匪OS管丽9的欠压保护电路的输出电压示意图，与实施例1的图4(b)相比，其芯片启动电压和关断电压都有升高。
[0043]在本实施例1和实施例2中，PMOS管均为P沟道增强型MOS管，NMOS管均为N沟道增强型MOS管。
[0044]以上所述，仅为本实用新型较佳的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。
【主权项】
1.用于高压集成电路的欠压保护电路，其特征在于:包括， 基准电路，用于提供一个在高压集成电路工作范围内稳定的基准电压，并将基准电压输出作为电压比较电路的正端输入； 电压比较电路，用于对负端输入的电源电压和正端输入的基准电压进行比较，输出电平信号作为反相器的输入电平信号； 反相器，用于对输入电平信号进行整形，并输出控制信号用于对高压集成电路进行控制; 电源电压，用于向基准电路、电压比较电路、反相器供电。2.根据权利要求1所述的用于高压集成电路的欠压保护电路，其特征在于:包括迟滞反馈回路，所述迟滞反馈回路接收电压比较电路的输出电平信号并反馈给电压比较电路。3.根据权利要求2所述的用于高压集成电路的欠压保护电路，其特征在于:所述基准电路包括偏置电路和二极管，所述偏置电路包括第一PMOS管MPl，第二PMOS管MP2，第三PMOS管MP3，第一匪OS管MNl和第一电阻Rl;所述第一 PMOS管MPl源极接电源VCC，其栅极和漏极短接，同时其漏极接第一电阻Rl的一端;所述第一电阻Rl的另一端接地VSS;所述第二 PMOS管MP2的源极接电源VCC，其栅极接第一PMOS管MPl的栅极，其漏极接第一匪OS管MNl的漏极；所述第一匪OS管MNl的栅极和漏极短接，源极接地VSS;所述第三PMOS管MP3的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极，其漏极接二极管的阴极;所述二极管的阳极接地VSS，其阴极同时接电压比较电路的正端输入。4.根据权利要求3所述的用于高压集成电路的欠压保护电路，其特征在于:所述二极管为第一稳压二极管DZl。5.根据权利要求4所述的用于高压集成电路的欠压保护电路，其特征在于:所述电压比较电路包括第二匪OS管丽2，第三匪OS管丽3，第四NMOS管丽4，第五匪OS管MN5，第六NMOS管MN6，第四PMOS管MP4，第五PMOS管MP5和第六PMOS管MP6 ；所述第二 NMOS管MN2的漏极接电源VCC，其栅极接第一稳压二极管DZl的阴极，其源极接第四PMOS管MP4的源极;所述第四PMOS管的栅极和漏极短接，其漏极接第三NMOS管MN3的漏极;所述第三NMOS管MN3的栅极接第一WOS管丽I的栅极，其源极接地VSS;所述第四匪OS管的漏极和栅极均接电源VCC，其源极接第五PMOS管MP5的源极;所述第五PMOS管MP5的栅极接第四PMOS管MP4的栅极，其漏极接第五NMOS管丽5的漏极;所述第五NMOS管丽5的栅极接第一 NMOS管丽I的栅极，其源极接地VSS;所述第六NMOS管丽6的栅极接第五匪OS管MN5的漏极，其源极接地VSS，其漏极接第六PMOS管MP6的漏极;所述第六PMOS管MP6的源极接电源VCC，其栅极接第一 PMOS管MPl的栅极;所述第六NMOS管MN6和第六PMOS管MP6的漏极作为电压比较电路的输出端，接反相器的输入端。6.根据权利要求5所述的用于高压集成电路的欠压保护电路，其特征在于:所述迟滞反馈回路包括第七匪OS管丽7和第八NMOS管丽8，所述第七NMOS管丽7的栅极接第一 NMOS管丽I的栅极，其源极接地VSS，其漏极接第八匪OS管MN8的源极；第八匪OS管MN8的漏极接第四NMOS管MN4的源极，其栅极接第六NMOS管MN6和第六PMOS管MP6的漏极。7.根据权利要求6所述的用于高压集成电路的欠压保护电路，其特征在于；包括第九NMOS管MN9，所述第九NMOS管MN9的漏极接第四NMOS管MN4的源极，其栅极接第一 NMOS管MNl的栅极，其源极接地VSS。
【文档编号】H02H7/20GK205429708SQ201521140975
【公开日】2016年8月3日
【申请日】2015年12月31日
【发明人】程春云, 谢正开, 叶东, 梁盛林, 张波, 毕磊, 毕超
【申请人】峰岹科技（深圳）有限公司