专利名称：：一种fpga芯片的制作方法
技术领域：
：本发明涉及集成电路
技术领域：
，尤其涉及一种基于石兹隧道结的现场可编程门阵列芯片。
背景技术：
：FPGA现场可编程门阵列，是一种可编程器件，设计人员可利用软件工具快速开发、仿真和测试。FPGA提供了高逻辑密度、丰富的特性，被广泛应用，如数据处理和存储，以及仪器仪表、电信和数字信号处理等，具有开发周期短、可靠性高等优点。目前，传统的基于SRAM的FPGA是目前市场上最常用的品种。如图l所示基于SRAM存储器的FPGA的基本结构，其中包含3x3的逻辑单元CLB、数据通道、输入模块，通过控制逻辑单元CLB的连接方式和工作状态，从而完成FPGA整体工作性能的分配。每次工作时，通过FPGA中的输入模块，将SRAM存储器中的数据读入CLB中。由于采用SRAM作为存储元件，每次加电启动的时候，都需要通过外部读取数据。在有供电时，SRAM能够保存存储内容，但是一旦断电关机后，SRAM中存储的内容也会自动消失。所以，当FPGA断电后重启时，需要从外部接口重新读入SRAM的存储内容，只有当SRAM中的写入状态完成后，FPGA中的内部状态寄存器的状态才能确定下来，重新恢复到上次断电前的状态，然后FPGA才能重新开始正常工作，所以启动时间都比4交长。以下，本发明中用到的专业术语及缩略MTJ:MagneticTunnelJunction磁随道结器件；MRAM:MagnetoresistiveRandomAccessMemory磁阻式随机存储器；FPGA:FieldProgrammableGateArray现场可编程门阵列，一种可编程芯片；SRAM:StaticRAM静态随才几存储器；CLB:ConfigurableLogicBlock可编程逻辑单元。
发明内容鉴于上述现有技术所存在的问题，本发明的目的是提供一种基于MRAM的FPGA芯片，MR認中的MTJ能够记忆起断电前的数据状态，使FPGA的再次启动速度快。本发明的目的是通过以下技术方案实现的一种FPGA芯片，其包括多个逻辑单元，该逻辑单元包括MRAM存储器，多个MRAM构成了逻辑阵列。其中，该MRAM存储器包括MTJ以及与其连接的MOS场效应管，该MTJ具有固定磁层、薄绝缘隧道隔离层和自由磁层。其中，该MTJ与一个运算放大器的正向输入端连接，该运算放大器的负向输入端连接一个参考电阻。其中，该参考电阻的阻值介于该MTJ的高、低电阻值之间。其中，该MTJ的低电阻是MTJ自由磁层的磁矩方向与固定磁层的磁矩方向平4亍时，MTJ具有的电阻。其中，该MTJ的高电阻是自由磁层的磁矩方向与固定磁层的磁矩方向反向平4亍时，MTJ具有的电阻。由上述本发明提供的技术方案可以看出，本发明是基于MRAM的FPGA芯片，MTJ中的数据以一种磁性状态存储，不会像电荷那样会随着时间而泄漏，因此在断电的情况下，磁化方向不再变化，数据就可以得到保持；并且在上电时，通过测量MTJ电阻来感应存储的数据状态，自动将状态"记忆"起来，FPGA快速恢复上次断电前的状态，进入正常工作，缩短了启动时间。图1为现有技术的基于SRAM的FPGA器件结构示意图；图2为本发明的基本型MRAM存储器剖面结构示意图；图3为本发明的FPGA芯片结构示意图；图4为本发明的FPGA芯片中MRAM与运算放大器的连接结构示意图；图5为图4中运算放大器的结构示意图；图6为发明的FPGA芯片管脚分配示意图。具体实施方式如图3所示，一种FPGA芯片，包括控制器、输入/输出单元、多个逻辑单元组成的逻辑阵列和数据通道，通过控制逻辑单元的连接方式和工作状态，从而完成FPGA整体工作性能的分配。该逻辑单元包括基于MTJ的MRAM，多个MRAM构成了交叉排列的逻辑阵列(图中逻辑单元的数量只是示意性的，不应做限定性解释)，位线和数字线横跨多个逻辑单元，位线和数字线的交叉结构可以使每个逻辑单元都能够方便地得到访问。FPGA芯片的逻辑单元由MTJ器件实现，通过控制MTJ的阻值大小实现其逻辑功能，从而完成FPGA整体工作性能的分配。如图2所示，基于MTJ的MRAM，其采用集成电路工艺把一个MTJ和一个N沟道MOS场效应管在芯片加工而成。即该MRAM为基本型。MTJ具有固定磁层1、薄绝缘隧道隔离层2和自由》兹层3;该MTJ的自由》兹层1连^妻有金属位线BL1;该MTJ的固定磁层3连接有MOS场效应管4(MOSFET),M0S场效应管4包括在P型硅衬底上制成两个高掺杂浓度的源扩散区N+和漏扩散区N+,再分别引出源极S(Source)和漏极D(Drain)，以及金属6、金属7、氧化物Si02;该M0S场效应管4的栅极连接有字线WL1;该MTJ的下方设置有数字线DL1;该字线WL1和该凄t字线DLH殳置成列；该位线BL1设置成行；该MTJ和该数字线DL1通过该M0S场效应管4的Si0层形成了电隔离。由图2中可知，在MTJ存储器读出数据和写入数据的过程中都要用到位线DL1，MTJ中自由磁层3的磁化由相互垂直的位线BL1和数字线DL1中的电流脉冲共同来决定。磁化过程中，如图中旋向箭头所示，一根线提供MTJ易磁化方向的磁场，另一根线提供MTJ难磁化方向的磁场，在两根线交叉处就产生了一个磁场的峰值，这个峰值会超过MTJ自由磁层3的开关阈值，从而使MTJ自由磁层3的磁化反向，发生反转。固定磁层l的磁矩方向是固定不变的，当MTJ自由磁层3的磁矩方向与固定磁层1的磁矩方向反向平行，MTJ具有高电阻(逻辑值1)，当MTJ自由磁层3的磁矩方向与固定磁层1的磁矩方向平行时，MTJ具有低电阻(逻辑值0)。当数据写入MTJ时，字线WL1控制M0S场效应管4的漏极S与源极D截止，位线BL1和数字线DL1同时有电流流过，电流通过相互垂直的位线BL1和H字线DLI在每一个交叉处所产生的两个直交的磁场来进行数据的写入。当读出数据时，字线WL1控制M0S场效应管4的漏极D与源极S导通，电流从位线BL1流入并通过MTJ和MOS场效应管4，电流脉沖的大小依赖于MTJ电阻的高低，因此位中存储的数据就由MTJ电阻的大小来确定。参见图4、图5，本发明的FPGA芯片，其逻辑单元还包括运算放大器，MTJ的自由磁层连接运算放大器的正向输入端V+，运算放大器的负向输入端V-连接一个参考电阻Rref，MOS场效应管的源极S接电源，该参考电阻Rref的阻值介于该MTJ的高、低电阻值之间。该MTJ器件的三个输入端A、B、Co(位线、数字线、字线)控制其自由磁层中的磁矢量方向，从而能够得到MTJ对应的等效电阻R，通过运算放大器的比较，确定电阻状态是低还是高以及因此所存储的数据，完成其逻辑功能的实现。本发明基于MTJ的FPGA芯片，不仅其逻辑单元由MTJ器件实现，而且MTJ在断电的情况下，MTJ磁化方向不再变化，数据就可以得到保持，在上电时，通过测量MTJ电阻来感应存储的数据状态，自动将状态"记忆"起来，使得FPGA快速恢复上次断电前的状态，进入正常工作，缩短了启动时间。本发明釆用运算放大器，但不排除本领域技术人员的已知其他可以测量MTJ电压、电阻的装置。运算放大器为比较成熟的技术，不做赘述，其参数见下表<table>tableseeoriginaldocumentpage7</column></row><table>最大输出电压摆幅VDD-0.45V2Vo论0.45V参见图6，基于MTJ的FPGA芯片具有丰富的I/0引脚。本发明基于MTJ的FPGA芯片，MRAM可以是图3中的一个MTJ和一个M0S场效应管在芯片加工而成的基本型，也可以是现有的改进型的MRAM,不受限制。FPGA芯片是专用集成电路领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。基于MTJ的FPGA芯片，解决了FPGA掉电后FPGA成白片，内部逻辑关系消失的缺陷，实现FPGA可快速再次启动。以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。权利要求1、一种FPGA芯片，其包括多个逻辑单元，其特征在于，该逻辑单元包括MRAM存储器，多个MRAM构成了逻辑阵列。2、根据权利要求1所述的FPGA芯片，其特征在于，该MRAM存储器包括MTJ以及与其连接的MOS场效应管，该MTJ具有固定磁层、薄绝缘隧道隔离层和自由磁层。3、根据权利要求2所述的FPGA芯片，其特征在于，该MTJ与一个运算放大器的正向输入端连接，该运算放大器的负向输入端连接一个参考电阻。4、根据权利要求3所述的FPGA芯片，其特征在于，该参考电阻的阻值介于该MTJ的高、低电阻值之间。5、根据权利要求4所述的FPGA芯片，其特征在于，该MTJ的低电阻是MTJ自由磁层的磁矩方向与固定磁层的磁矩方向平行时，MTJ具有的电阻。6、根据权利要求4所述的FPGA芯片，其特征在于，该MTJ的高电阻是自由磁层的磁矩方向与固定磁层的磁矩方向反向平行时，MTJ具有的电阻。全文摘要本发明的一种FPGA芯片，包括多个逻辑单元，该逻辑单元包括基于MTJ的MRAM存储器，多个MRAM构成了逻辑阵列。本发明MTJ中的数据以一种磁性状态存储，不会像电荷那样会随着时间而泄漏，因此在断电的情况下，磁化方向不再变化，数据就可以得到保持；并且在上电时，通过测量MTJ电阻来感应存储的数据状态，快速恢复上次断电前的状态，FPGA重新开始正常工作，缩短了启动时间。文档编号H03K19/177GK101399538SQ200810116700公开日2009年4月1日申请日期2008年7月15日优先权日2008年7月15日发明者姜岩峰申请人:北方工业大学