一种快速锁定的全数字锁相环及实现方法
【专利摘要】本发明提供的一种快速锁定的全数字锁相环及实现方法，通过控制锁相环路外部时钟信号，能在一个周期内完成锁相环的捕获，实现快速锁定。本发明锁相环包括鉴相器、相位误差计数器、分频器、脉冲控制器和除N计数器，鉴相器将输入频率和比较频率鉴相产生的误差信号给相位误差计数器；相位误差计数器将产生的误差信号计数值给脉冲控制器；分频器对外部时钟2Nfc进行二分频，产生频率相同、相位相差180°的两路频率信号f1和f2也输入给脉冲控制器；脉冲控制器根据计数值，对频率信号f1、f2、2Nfc进行选择性输出，除N计数器对脉冲控制器输出的倍频信号fmul进行N倍分频，产生与输入频率fi频率相同、相位一致的比较频率。
【专利说明】一种快速锁定的全数字锁相环及实现方法
【技术领域】
[0001] 本发明涉及数字电路【技术领域】，特别是涉及一种快速锁定的全数字锁相环及实现 方法。
【背景技术】
[0002] 锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路，即系统进入 锁定状态后，输出信号与输入信号之间相差为零，或者保持为常数。传统的锁相环各个部件 都是由模拟电路实现的，一般包括鉴相器（PD)、环路滤波器（LF)、压控振荡器（VC0)三个基 本部件。随着数字技术的发展，全数字锁相环ADPLL(AllDigital Phase-Locked Loop)逐 步发展起来，在通信、雷达、测量和自动化控制等领域得到了广泛的应用。所谓全数字锁相 环，就是环路部件全部数字化，采用数字鉴相器、数字环路滤波器、数控振荡器构成锁相环 路，并且系统中的信号全是数字信号。全数字锁相环与传统的模拟电路实现的锁相环相比， 不仅吸收了数字电路可靠性高、体积小、价格低等优点，并且由于避免了模拟锁相环存在的 温度漂移和易受电压变化影响等缺点，从而具备可靠性高、工作稳定、调节方便等优点。
[0003] 传统的全数字锁相环一般由鉴相器、K变模可逆计数器、加减脉冲控制器、除N计 数器等基本部件组成，原理框图如图1所示。输入频率fi与比较频率f。经过鉴相器产生相 位误差脉冲，经过K变模可逆计数器，产生两种脉冲；加减脉冲控制器根据两种脉冲信号， 对外部参考时钟频率提高或降低，再通过除N计数器，产生反馈信号f。。但随着N值的增大， 锁相环路的锁定周期变长；并且，基于K变模可逆计数器的工作原理，要求输入信号为占空 比1:1的数字信号。
【发明内容】
[0004] 本发明针对现有技术中存在的缺陷或不足，提供一种快速锁定的全数字锁相环及 实现方法，通过控制锁相环路外部时钟信号，可以在一个周期内完成锁相环的捕获，实现快 速锁定。该全数字锁相环可用于对频率信号的相位锁定和倍频信号的产生，尤其是在对锁 相速度要求高的电路设计中，本发明具有十分明显的优势。
[0005] 本发明的技术方案如下：
[0006] -种快速锁定的全数字锁相环，其特征在于，所述锁相环在一个周期内达到锁定 状态；包括鉴相器、相位误差计数器、分频器、脉冲控制器和除N计数器，所述鉴相器将输 入频率fi和比较频率f_进行鉴相，将产生的误差信号V。输入给所述相位误差计数器；所 述相位误差计数器对误差信号V。进行计数，产生计数值N x输入给所述脉冲控制器；所述 分频器对外部时钟2Nf。进行二分频，产生频率相同、相位相差180°的两路频率信号和 f 2也输入给所述脉冲控制器；所述脉冲控制器根据计数值Nx，对频率信号f\、f2、2Nf。进行 选择性输出，将产生的倍频信号f mul输入给所述除N计数器；所述除N计数器对脉冲控制 器输出的倍频信号fmul进行N倍分频，产生与输入频率频率相同、相位一致的比较频率 ;所述外部时钟2Nf。中的N为除N计数器的分频数，f。为环路中心频率，且f。~ 4，
【权利要求】
1. 一种快速锁定的全数字锁相环，其特征在于，所述锁相环在一个周期内达到锁定状 态；包括鉴相器、相位误差计数器、分频器、脉冲控制器和除N计数器，所述鉴相器将输入 频率fi和比较频率f_进行鉴相，将产生的误差信号V。输入给所述相位误差计数器；所 述相位误差计数器对误差信号v。进行计数，产生计数值Nx输入给所述脉冲控制器；所述 分频器对外部时钟2Nf。进行二分频，产生频率相同、相位相差180°的两路频率信号和 f2也输入给所述脉冲控制器；所述脉冲控制器根据计数值Nx，对频率信号f\、f2、2Nf。进行 选择性输出，将产生的倍频信号fmul输入给所述除N计数器；所述除N计数器对脉冲控制 器输出的倍频信号fmul进行N倍分频，产生与输入频率频率相同、相位一致的比较频率 ;所述外部时钟2Nf。中的N为除N计数器的分频数，f。为环路中心频率，且
2. -种快速锁定的全数字锁相环的实现方法，其特征在于，通过持续插入外部时钟脉 冲来改变比较频率的相位大小，包括以下步骤： 1) 通过鉴相器对输入频率A和比较频率进行鉴相，产生误差信号V。； 2) 再通过相位误差计数器对误差信号V。进行计数，产生计数值Nx ; 3) 通过分频器对外部时钟2Nf。进行二分频，产生频率相同、相位相差180°的两路频 率信号和f2 ; 4) 脉冲控制器根据计数值Nx的大小和奇偶性，对频率信号f\、f2、2Nf。选择性输出，控 制脉冲控制器输出的倍频信号fmul的输出状态，改变倍频信号fmul的频率大小，从而使分频 后比较频率f_的相位与输入频率fi一致； 5) 除N计数器对脉冲控制器输出的倍频信号fmul进行N倍分频，产生与输入频率&频 率相同、相位一致的比较频率; 所述外部时钟2Nf。中的N为环路中除N计数器的分频数，f。为环路中心频率，且
〇
3. 根据权利要求2所述的快速锁定的全数字锁相环的实现方法，其特征在于，对输入 频率和比较频率进行鉴相。所述步骤1)中，使用边沿触发鉴相器对输入频率fi与比较频率 进行鉴相，产生误差信号v。；所述误差信号v。为上升沿触发信号，在输入频率A与比较 频率的上升沿进行触发，即当输入频率A为上升沿时置位、比较频率为上升沿时复 位，否则其输出状态保持不变。
4. 根据权利要求3所述的快速锁定的全数字锁相环的实现方法，其特征在于，对输入 频率和比较频率的相位差进行量化。所述步骤2)中，通过外部时钟2Nf。对误差信号V。的 置位电平进行计数，得到计数值Nx，其范围为0 <NX〈2N，即当环路处于锁定状态时，计数值 Nx = 0,当环路失锁时，计数值Nx为一个不超过相位误差容值2N的正整数；并且通过计数值 Nx，可得输入频率与比较频率的相位差为Nx/N。
5. 根据权利要求4所述的快速锁定的全数字锁相环的实现方法，其特征在于，通过插 入脉冲信号改变比较频率的相位和频率大小。所述步骤4)中，环路为锁定状态时，NX = 0， 脉冲控制器的输出波形，即倍频信号fmul为或者是与反相的f2;环路失锁后，计数值Nx 为一个正整数，脉冲控制器的输出状态发生改变，输出脉冲信号2Nf。；当输出Nx个脉冲信号 后，判断Nx的奇偶性：NX为偶数时，fmul为失锁前的输出波形，Nx为奇数时，fmul输出与失锁 前反相的输出波形。
6.根据权利要求5所述的快速锁定的全数字锁相环的实现方法，其特征在于，分频后 的比较频率的相位与输入频率一致。所述步骤5)中，所述步骤5)中，当输出波形fmul插入 Nx个脉冲信号后，经过N分频，比较频率f_的相位提前了 Nx/N。
【文档编号】H03L7/18GK104242931SQ201410469836
【公开日】2014年12月24日 申请日期:2014年9月15日 优先权日:2014年9月15日
【发明者】颜晓军, 李亚碌, 游立, 刘民, 吴康, 李君
申请人:北京东方计量测试研究所