针对模数转换器的宽范围输入电流电路的制作方法
【技术领域】
[0001]本发明一般涉及模数转换器领域，尤其涉及被安排成接收宽范围电流的模数转换器的输入电路。
[0002]背景
[0003]在许多应用中，提供电子芯片来执行一个或多个功能，包括控制提供给外部设备或负载的电流。为了确保外部设备或负载被适宜地供电，所提供的电流应被测量。例如，根据IEEE 802.3af-2003和IEEE 802.3at_2009 (各自由纽约的电子电气工程师协会发布，其每一个的全部内容通过引用全部结合于此)两者，以太网供电(PoE)定义了在不干扰数据通信的情况下通过一组2个双绞线对的供电。上述标准尤其针对电源装置(PSE)和一个或多个被供电设备(PD)提供。在操作的第一阶段，PSE被配置成给每个H)输出分级电流(一般在O至50mA的范围内)以确定该H)的分级。在操作的运行阶段，PSE被配置成输出操作电流(一般在350mA至IA的范围内)。在两个阶段中，由PSE输出的电流都应被测量以确定是否有足够的功率用于所有H)。
[0004]遗憾的是，能够对这种宽范围的电流进行适宜转换的模数转换器(ADC)增加了额外的成本。因此对于允许通过标准ADC对宽范围的输入电流进行转换的装置存在长期的迫切需求。
【发明内容】
[0005]因此，本发明的主要目的是克服现有技术ADC输入电路的缺点。在一个实施例中，提供针对模数转换器(ADC)的宽范围输入电流电路，该宽范围输入电流电路包括:第一电阻器，其親合至ADC的输入；第一电子控制开关，其親合至第一电阻器；第二电阻器，其f禹合至ADC的输入并且被配置成为输入电流提供电流路径；控制电路，其与第一电子控制开关通信并被配置成交替地断开和闭合该第一电子控制开关，其中控制电路被配置成在输入电流呈现出第一预定范围内的强度的情况下在高电流模式中操作，并且被配置成在输入电流呈现出比第一预定范围低的第二预定范围内的强度的情况下在低电流模式中操作，其中在高电流模式中控制电路被配置成闭合第一电子控制开关，第一电子控制开关被配置成当被闭合时为输入电流提供经过第一电阻器的电流路径，并且其中在低电流模式中控制电路被配置成断开第一电子控制开关，第一电子控制开关被配置成当被断开时阻止输入电流流经第一电阻器。
[0006]在又一个实施例中，该电路进一步包括耦合至第二电阻器的第二电子控制开关，其中响应于控制电路的高电流模式和低电流模式两者，第二电子控制开关被配置成闭合，以及其中第一电子控制开关的面积与第二电子控制开关的面积之比等于第二电阻器的电阻与第一电阻器的电阻之比。
[0007]根据以下附图和描述，本发明的附加特征和优点将变得明显。
[0008]附图简述
[0009]为了更好地理解本发明并示出本发明可如何发挥作用，现在将纯粹作为示例地参考附图，其中相同的附图标记贯穿始终指示相应的元件或部件。
[0010]现在具体详细地参考附图，要强调的是，所示的细节是作为示例且只是出于对本发明的优选实施例的说明性讨论的目的，并且是为了提供什么被认为是对本发明的原理和概念方面最有用和容易理解的描述而呈现的。在这一点上，未尝试比基本理解本发明所必需的更详细地示出本发明的结构细节，参考附图的描述使得在实践中可如何实施本发明的若干形式对本领域技术人员而言是明显的。在附图中:
[0011]图1A示出使用可变电流源的芯片上端口电流控制装置的高层示意图；
[0012]图1B示出使用可选择参考电阻器的芯片上端口电流控制装置的高层示意图；
[0013]图2Ατ]^出进一步包括端口电流确定电路的图1中芯片上端口电流控制装置的尚层示意图；
[0014]图2Β示出图2Α的端口电流确定电路的操作方法的高层流程图；
[0015]图3示出使用图1的芯片上端口电流控制装置的PoE系统的高层框图；
[0016]图4Α示出芯片上端口电流控制装置的高层框图，其中单个A/D被配置成处理宽范围电流控制电平；
[0017]图4Β示出图4Α的芯片上端口电流控制装置的操作方法的高层流程图；
[0018]图5Α示出针对单个A/D的输入电路从而使单个A/D被配置成处理宽范围电流控制电平的高层框图；以及
[0019]图5Β示出图5Α的A/D输入电路的操作方法的高层流程图；
【具体实施方式】
[0020]在详细地解释本发明的至少一个实施例之前，应当理解本发明的应用不限于在以下描述中阐述或者在附图中示出的组件的构造和安排的细节。本发明适用于其他实施例或者适用于以各种方式实践或实现。同样，应当理解本文中所采用的词组和术语是出于描述目的，而不应被视为限制。本文中所使用的术语电阻器涉及被配置成对流经其的电流呈现电阻的界定在集成电路中的元件。
[0021]图1A示出芯片上端口电流控制装置10的高层示意图。装置10包括:集成电路15 ；参考电流源20 ;包括差分放大器40和电子控制开关50的电流控制电路30 ;标记为RREF的芯片上参考电阻器；以及标记为RSENSE的芯片上感测电阻器。参考电流源20优选响应于标记为ISELECT的控制输入在多个预定值上可变。在一个实施例中，参考电流源20、电流控制电路30、芯片上参考电阻器RREF和芯片上感测电阻器RSENSE全部被界定在集成电路15上。在另一个实施例中，参考电流源20在集成电路15的外部。在一个实施例中，差分放大器40包括运算放大器。电子控制开关50被配置成响应于差分放大器40的输出来调整流经电流的强度。在下文中电子控制开关50被描述为η沟道金属氧化物场效应晶体管(NM0SFET)，但是这并不意味着以任何方式进行限制，可以提供被配置成调整流经电流的强度的其他电子控制开关。如上所述，诸如感测电阻器RSENSE和参考电阻器RREF的芯片上电阻器由于制造限制而呈现出具有大公差的近似已知的电阻。然而，已知单个电子芯片上不同电阻器的电阻之间的比值具有足够的精确性并且因为电阻器中任何温度相关的改变都是同步的而与温度无关。感测电阻器RSENSE的电阻被标记为R而参考电阻器RREF的电阻被标记为A*R，其中A是精确知晓的预定常数从而使参考电阻器RREF的电阻作为感测电阻器RSENSE的电阻的倍数被给出。不要求A的值大于1，且因此RREF可以具有比RSENSE更大的电阻、比RSENSE更小的电阻或基本等于RSENSE的电阻而不超出范围。各电阻由此呈现出预定的关系，优选是预定的固定的温度无关的数学关系。
[0022]参考电阻器RREF被示为与可变参考电流源20串联的单个电阻器，但是这并不意味着以任何方式进行限制。在另一个实施例中，如以下将关于图1B进一步描述的，参考电流源20是固定的，并且参考电阻器RREF由多个串联连接的电阻器构成。
[0023]参考电流源20的输入耦合至集成电路15的端口 25，并且端口 25耦合至标记为V的外部电源电压。由参考电流源20产生的电流量优选由输入ISELECT来控制。标记为ILIMIT的参考电流源20的输出耦合至参考电阻器RREF的第一端以及差分放大器40的非反相输入，而参考电阻器RREF的第二端親合至公共电势。差分放大器40的反相输入I禹合至感测电阻器RSENSE的第一端以及电子控制开关50的源极，而感测电阻器RSENSE的第二端親合至公共电势。差分放大器40的输出親合至电子控制开关50的栅极，而电子控制开关50的漏极耦合至集成电路15的端口 55。端口 55载运端口电流，即要被测量和/或控制的电流。
[0024]在一个非限定性实施例中，端口 55是PoE系统的负分支，如上关于IEEE802.3af或IEEE 802.3at所述。在这样的实施例中，公共电势是对DC电源的回路(return)，典型地相对于地电势约为48V DCo
[0025]在操作中，参考电流源20被配置成生成具有预定值的限制参考电流ILIMIT。限制参考电流ILMIT流经参考电阻器RREF并跨其产生限制电压，该电压标记为VUMIT，其在差分放大器40的非反相输入处被接收。端口 55被配置成接收标记为IPORT的端口电流。电流IPORT经电子控制开关50和感测电阻器RSENSE流到公共电势并产生跨感测电阻器RSENSE的感测电压，该感测电压标记为VSENSE。限制电压VUMIT和感测电压VSENSE的差被差分放大器40放大，并且电流IPORT响应于差分放大器40的输出被限制。具体而言，在感测电压VSENSE大于限制电压VLMIT的情况下，电子控制开关50的电阻(S卩，电子控制开关50的RDStJ增加，由此减少端口电流IPORT。在感测电压VSENSE小于限制电压VUMIT的情况下，电子控制开关50的RDSm减少，由此允许增加端口电流IP0RT。电流控制电路30的操作因此被配置成致使感测电压VSENSE小于或者等于限制电压VLIMIT，如本领域内所知。在某些实施例中，感测电压VSENSE可以小于VLIMIT，诸如在附连到端口 55的电路仅仅通过小于A*ILMIT的电流时。在这种情况下，电子控制开关50完全开启，即RDSm响应于差分放大器40的输出而处于其最小值，但是IPORT被连接至端口 55的负载电路限制。因此，电流控制电路30充当电流管理者，其中IPORT不能超过A*ILIMIT，但是在某些情况下可以小于A*IUMIT。
[0026]如将在下文中描述的，通过选择合适的限制参考电流IUMIT，端口电流IPORT可因此被精确地控制成不超过预定限制。具体而言，等式I示出在电流被电流控制电路30限制的情况下端口电流IPORT和感测电压VSENSE之间的关系:
[0027]IPORT = VSENSE/R 等式 I
[0028]其中R是感测电阻器RSENSE的电阻，其如上所述是未知的。
[0029]如上所述，电流控制电路30被配置成致使感测电压VSENSE等于参考电压VUMIT。因此，等式I可以被改写成:
[0030]IPORT = VLIMIT/R 等式 2