的或嵌入式的通孔段2814，并且在层压多层PCB 2802之后，不需要任何附加处理。即使当不形成第一通孔段2808和/或第二通孔段2810时，也可以形成这种内部的或嵌入式的通孔段2814。
[0138]图29例示了具有通过使用芯或子复合结构中的具有镀制抗蚀剂材料2904的多个点以及一个或更多个介电层2906b和2906c中的镀制抗蚀剂材料2905、2907和2099而在镀制贯通孔2916内形成的多个宽的(纵向的)间隙/空隙/间距2918a和2918b的又一个多层PCB 2902的横截面图。多层PCB 2902可以包括多个介电层2906a、2906b、2906c和/或2906d、多个介电层、芯结构、或者子复合结构2912a、2912b和/或2912c。在多层PCB2902内，可以分别在两个镀制抗蚀剂材料2904/2905或2907/2909之间形成间隙/空隙/间距2918a和2918b。在一个示例中，第一镀制抗蚀剂2904已被沉积在第一芯或子复合结构2912a内，并且第二镀制抗蚀剂2905已被沉积在第二芯或子复合结构2912b的第一表面上。类似地，第三镀制抗蚀剂材料2907已被沉积在第二芯或子复合结构2912b的第二表面上，并且第四镀制抗蚀剂已被沉积在第三芯或子复合结构2912c的第一表面上。随后，当形成穿过多层PCB 2902的镀制贯通孔2916时，除了沿着第一镀制抗蚀剂2904和第二镀制抗蚀剂2905之间的第一长度/间隙/空隙/间距2918a以及第三镀制抗蚀剂2907和第四镀制抗蚀剂2909之间的第二长度/间隙/空隙/间距2918b，贯通孔的内表面被镀制有导电材料，以形成具有彼此电隔离的第一通孔段2908、第二通孔段2914和第三通孔段2910的分割的镀制贯通孔2916。
[0139]图30例示了通过使用镀制抗蚀剂材料的多个点在镀制贯通孔内形成宽的间隙/空隙。首先，可以形成芯结构或子复合结构3002。在一个示例中，芯结构或子复合结构3002可以是具有在中间具有电介质的两个导电层的芯结构3006。在另一个示例中，芯结构或子复合结构3002可以是第一子复合结构A 3008或者第二子复合结构B 3010，每个子复合结构包括多个导电层和介电层。
[0140]然后，可以将镀制抗蚀剂材料3004沉积在芯结构或子复合结构3002的至少一个表面上。例如，镀制抗蚀剂材料3004可以被沉积直到特定厚度并且在限定范围或区域(例如，代替跨整个层)。该限定范围或区域可以对应于对于通孔的孔要经过的区域。
[0141]然后，将第一介电材料3012沉积或层压在芯结构或子复合结构3002的一个或两个表面上。第一介电材料3012的厚度可以至少为与镀制抗蚀剂材料3004的厚度一样厚或者比镀制抗蚀剂材料3004的厚度厚。按这种方式，单个镀制抗蚀剂材料3004可以被集成在PCB叠层内。附加的镀制抗蚀剂材料可以被类似地沉积在PCB叠层的多层内。例如，第二镀制抗蚀剂材料3018可以被类似地沉积在第二芯结构或子复合结构3016上，该第二芯结构或子复合结构3016被层压(例如，之前或之后)或以其它方式联接到第二介电材料3014。第三介电材料3020可以被沉积到第二芯结构或子复合结构3016和第二镀制抗蚀剂材料3018的表面上，以进一步地建立PCB叠层3026。
[0142]然后，可以形成穿过PCB叠层3028的多个层的贯通孔3026，并且然后进行镀制，以形成彼此电隔离的第一镀制通孔段3026和第二镀制通孔段3024。S卩，在本示例中，当镀制孔3026时，在第一镀制抗蚀剂材料3004和第二镀制抗蚀剂材料3006之间不镀制导电材料，因此在第一通孔段3022和第二通孔段3024之间产生宽的间隙/空隙。
[0143]可以按照与图30中例示的处理相似的方式形成在图15、图16、图17、图18和图20中例示的镀制贯通孔内的宽的间隙/空隙的示例。另外，还可以在所述结构的层压处理期间按照类似的方式实现使芯结构或子复合结构本身嵌入镀制抗蚀剂材料(例如，在图22、图24、图26和图29中例示的)。
[0144]在以上说明中，已参考可以根据从实施到实施而改变的许多特定细节描述了本发明的实施方式。因此，说明书和附图将被认为是说明性的而不是限制性的。本发明旨在是与所附的权利要求(包括其所有等价物)一样宽。
[0145]本领域技术人员将进一步地领会到的是，结合本文中公开的实施方式描述的各种示例性的逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或者两者的组合。为了清楚地例示硬件和软件的该可交换性，已经在上文总体上按照其功能描述了各种示例性的组件、块、模块、电路和步骤。这种功能被实现为硬件还是软件取决于特定应用以及对整个系统施加的设计约束。
[0146] 虽然已经在附图中描述和示出了特定示例性实施方式，但是要理解的是，这些实施方式仅是示例性的而不限制宽的发明，并且由于各种其它修改对于本领域普通技术人员可能发生，本发明不限于所示出和描述的特定构造和布置。
【主权项】
1.一种多层印刷电路板，该多层印刷电路板包括: 第一介电层； 第一镀制抗蚀剂，所述第一镀制抗蚀剂被选择性地定位在所述第一介电层中； 第二镀制抗蚀剂，所述第二镀制抗蚀剂被选择性地定位在所述第一介电层或者第二介电层中，所述第二镀制抗蚀剂与所述第一镀制抗蚀剂分离；以及 贯通孔，所述贯通孔延伸穿过所述第一介电层、所述第一镀制抗蚀剂和所述第二镀制抗蚀剂，其中，除了沿着所述第一镀制抗蚀剂与所述第二镀制抗蚀剂之间的长度，所述贯通孔的内表面被镀制有导电材料，以形成具有与第二通孔段电隔离的第一通孔段的分割的镀制贯通孔。2.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂被定位为邻近第一芯或子复合结构的第一表面，并且所述第二镀制抗蚀剂被定位为邻近第二芯或子复合结构的第二表面。3.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂被定位为邻近第一芯或子复合结构的第一表面，并且所述第二镀制抗蚀剂被定位为邻近所述第一芯或子复合结构的相反的第二表面。4.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂和所述第二镀制抗蚀剂中的至少一个位于第一芯结构或子复合结构内，其中，所述第一介电层和所述第二介电层是所述第一芯结构或子复合结构的一部分。5.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂和所述第二镀制抗蚀剂二者位于第一芯结构或子复合结构内，其中，所述第一介电层和所述第二介电层是所述第一芯结构或子复合结构的一部分。6.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂位于第一芯结构或子复合结构内，并且所述第二镀制抗蚀剂位于第二芯结构或子复合结构内，其中，所述第一介电层是所述第一芯结构或子复合结构的一部分，并且所述第二介电层是所述第二芯结构或子复合结构的一部分。7.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂和所述第二镀制抗蚀剂位于所述第一介电层内，并且所述多层印刷电路板还包括: 第三镀制抗蚀剂，所述第三镀制抗蚀剂被选择性地定位在所述第二介电层中；以及 第四镀制抗蚀剂，所述第四镀制抗蚀剂被选择性地定位在所述第二介电层中，所述第三镀制抗蚀剂与所述第四镀制抗蚀剂分离，其中，所述贯通孔延伸穿过所述第二介电层、所述第三镀制抗蚀剂和所述第四镀制抗蚀剂，其中，除了沿着所述第三镀制抗蚀剂与所述第四镀制抗蚀剂之间的第二长度，所述贯通孔的所述内表面被镀制有所述导电材料，以形成与所述第一通孔段和所述第二通孔段电隔离的第三通孔段。8.根据权利要求1所述的多层印刷电路板，所述多层印刷电路板还包括: 一个或更多个芯结构或子复合结构；以及 一个或更多个附加的介电层，所述一个或更多个附加的介电层在所述一个或更多个芯结构或子复合结构之间。9.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂的第一厚度小于所述第一介电层的第二厚度。10.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂的第一厚度与所述第一介电层的第二厚度大致相同。11.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂包括绝缘疏水树脂材料，所述绝缘疏水树脂材料抵抗能够催化无电金属沉积的催化物种的沉积。12.根据权利要求1所述的多层印刷电路板，其中，所述第一镀制抗蚀剂和所述第二镀制抗蚀剂中的至少一个具有比所述贯通孔的半径大的半径。13.根据权利要求1所述的多层印刷电路板，其中，所述第一通孔段和所述第二通孔段沿着所述分割的镀制贯通孔的圆周分离。14.一种多层印刷电路板，该多层印刷电路板包括: 第一芯或子复合结构； 第一镀制抗蚀剂，所述第一镀制抗蚀剂被选择性地定位在所述第一芯或子复合结构的第一表面上； 第二镀制抗蚀剂，所述第二镀制抗蚀剂被选择性地定位在所述第一芯或子复合结构的第二表面上或者所述第一芯或子复合结构的介电层内，所述第二表面与所述第一表面相反; 一个或更多个介电层，所述一个或更多个介电层在所述第一芯或子复合结构的每个侧部上；以及 贯通孔，所述贯通孔延伸穿过所述第一芯或子复合结构、所述第一镀制抗蚀剂、所述第二镀制抗蚀剂以及所述一个或更多个介电层，其中，沿着所述第一镀制抗蚀剂与所述第二镀制抗蚀剂之间的长度，所述贯通孔的内表面被镀制有导电材料，以形成与经镀制的贯通孔的其它部分电隔离的内部通孔段。15.根据权利要求14所述的多层印刷电路板，其中，所述内部通孔段的两端均不延伸至IJ所述多层印刷电路板的表面。16.根据权利要求14所述的多层印刷电路板，所述多层印刷电路板还包括: 第三镀制抗蚀剂，所述第三镀制抗蚀剂被选择性地定位在与所述第一芯或子复合结构不同的第一介电层内； 第四镀制抗蚀剂，所述第四镀制抗蚀剂被选择性地定位在与所述第一芯或子复合结构不同的第二介电层内； 其中，所述贯通孔延伸穿过所述第一介电层、所述第二介电层、所述第三镀制抗蚀剂和所述第四镀制抗蚀剂，其中，除了沿着所述第一镀制抗蚀剂与所述第三镀制抗蚀剂之间的第一空隙以及所述第二镀制抗蚀剂与所述第四镀制抗蚀剂之间的第二空隙，所述贯通孔的所述内表面被镀制有所述导电材料。17.根据权利要求16所述的多层印刷电路板，其中，在所述多层印刷电路板的所述第三镀制抗蚀剂与第一外表面之间形成有第一通孔段，并且在所述多层印刷电路板的所述第四镀制抗蚀剂与第二外表面之间形成有第二通孔段，所述第一通孔段、所述第二通孔段以及内部通孔段彼此电隔离。18.—种用于制造具有分割的镀制贯通孔的印刷电路板的方法，该方法包括以下步骤: 形成第一芯或子复合结构； 在所述第一芯或子复合结构内的第一介电层上或者在所述第一芯或子复合结构的外部选择性地沉积第一镀制抗蚀剂； 在所述第一芯或子复合结构内的第二介电层中或者在所述第一芯或子复合结构的外部选择性地沉积第二镀制抗蚀剂； 形成穿过所述第一芯或子复合结构、所述第一镀制抗蚀剂和所述第二镀制抗蚀剂的贯通孔；以及 除了沿着所述贯通孔的一段，利用导电材料镀制所述贯通孔的内表面，使得: 形成在所述第一镀制抗蚀剂与所述第二镀制抗蚀剂之间具有空隙的分割的镀制贯通孔，使得第一通孔段被形成并且与第二通孔段电隔离，或者 在所述第一镀制抗蚀剂与所述第二镀制抗蚀剂之间形成内部通孔段，所述内部通孔段与所述镀制贯通孔的其它部分电隔离。19.根据权利要求18所述的方法，其中，所述第一介电层和所述第二介电层两者都在所述第一芯或子复合结构的外部。20.根据权利要求18所述的方法，其中，所述第一介电层和所述第二介电层两者都在所述第一芯或子复合结构的内部。21.根据权利要求18所述的方法，其中，所述第一介电层在所述第一芯或子复合结构的内部，并且所述第二介电层在所述第一芯或子复合结构的外部。22.根据权利要求18所述的方法，其中，所述第一介电层在所述第一芯或子复合结构的内部，并且所述第二介电层在第二芯或子复合结构的内部。23.根据权利要求18所述的方法，其中，所述第一介电层和所述第二介电层两者都在所述第一芯或子复合结构的外部，并且所述方法还包括以下步骤: 在第三介电层中选择性地沉积第三镀制抗蚀剂； 在第四介电层中选择性地沉积第四镀制抗蚀剂，其中，所述贯通孔延伸穿过所述第三介电层、所述第四介电层、所述第三镀制抗蚀剂和所述第四镀制抗蚀剂，其中，除了沿着所述第三镀制抗蚀剂与所述第四镀制抗蚀剂之间的第二长度，所述贯通孔的所述内表面被镀制有所述导电材料，以形成与所述第一通孔段和所述第二通孔段电隔离的第三通孔段。24.根据权利要求18所述的方法，其中，所述第一镀制抗蚀剂的第一厚度小于所述第一介电层的第二厚度。25.根据权利要求18所述的方法，其中，所述第一镀制抗蚀剂的第一厚度与所述第一介电层的第二厚度大致相同。26.根据权利要求18所述的方法，其中，所述第一镀制抗蚀剂和所述第二镀制抗蚀剂中的至少一个具有比所述贯通孔的半径大的半径。
【专利摘要】提供了一种多层印刷电路板，该多层印刷电路板具有第一介电层以及选择性地定位在该第一介电层中的第一镀制抗蚀剂。第二镀制抗蚀剂可以被选择性地定位在第一介电层或第二介电层中，第二镀制抗蚀剂与第一镀制抗蚀剂分离。贯通孔延伸穿过第一介电层、第一镀制抗蚀剂以及第二镀制抗蚀剂。除了沿着第一镀制抗蚀剂与第二镀制抗蚀剂之间的长度，贯通孔的内表面被镀制有导电材料。这形成了具有与第二通孔段电隔离的第一通孔段的分割的镀制贯通孔。
【IPC分类】H05K3/46, H05K3/42
【公开号】CN105122958
【申请号】CN201480021470
【发明人】S·伊克塔尼, D·克斯滕
【申请人】桑米纳公司
【公开日】2015年12月2日
【申请日】2014年3月17日
【公告号】US20140262455, WO2014145387A2, WO2014145387A3