使用mos装置对寄生电容的中和的制作方法
【技术领域】
[0001 ] 本发明涉及一种其中执行寄生电容的中和的设备。
【背景技术】
[0002] 电路由于与其组件相关联的寄生电容可经历减弱的性能。举例来说，在无线通信 应用中使用的功率放大器中，寄生电容可减少射频（RF)信号的增益，导致由于输出负载变 化而在输入处失谐且还导致电势不稳定。为了抵消寄生电容，一些电路包含所谓的中和电 容，所述中和电容产生中和电流以有效地消除由寄生电容产生的信号。
[0003] 图1为包括中和电容的常规差分放大器100的图。差分放大器100在通信应用及 其它情景中可用作功率放大器。
[0004] 参看图1，差分放大器100包括第一及第二金属氧化物半导体（M0S)晶体管Ml及 M2,第一及第二金属氧化物半导体（M0S)晶体管Ml及M2具有接收输入信号IN+及IN-的 差分对的相应栅极、接收输出信号OUT-及0UT+的差分对的相应漏极及连接到接地的相应 源极。在典型的操作期间，差分放大器100接收输入信号IN+及IN-的差分对，且其放大那 些信号以产生输出信号0UT+及OUT-的差分对。
[0005] 第一及第二M0S晶体管Ml及M2中的每一者的栅极及漏极之间的寄生电容Cgd提 供反馈路径，所述反馈路径导致输入及输出之间的不良隔离，减少差分放大器100的增益 且减少差分放大器100的功率效率。此反馈现象及其结果通常被称为米勒效应。
[0006] 为了抵消所述米勒效应，差分放大器100进一步包括第一及第二差分中和电容 Cdnl及Cdn2，如图所示，Cdnl及Cdn2交叉耦合在输入及输出端子之间。这些电容器允许补偿电 流在所述端子之间流动，其趋向于消除反馈。此电流的提供被称为差分中和。在差分意义 上，差分中和电容的存在理想地将栅极到漏极电容减少到零。在共模意义上，差分中和电容 的存在有效地使栅极到漏极电容加倍。
[0007] 在所说明的上下文中，差分中和的一些潜在益处包含隔离输入及输出信号，其倾 向于针对在差分放大器100的输入及输出处的任何无源阻抗简化差分放大器100的设计、 稳定，并使差分输入阻抗独立于任何输出负载。
[0008] 图2为包括差分中和电容的常规的Η桥电路200的图。此图作为差分中和概念的 另一实例应用而被呈现。
[0009] 参看图2,Η桥电路200包括第一及第二负MOS(NMOS)晶体管Ν1及Ν2、第一及第 二正MOS(PMOS)晶体管P1及P2及差分中和电容Cdnp及Cdnn。第一对差分中和电容Cdnn中 和通过NM0S晶体管N1及N2形成的NM0S增益级固有的栅极到漏极电容。第二对差分中和 电容Cdnp中和通过PM0S晶体管P1及P2形成的PM0S增益级固有的栅极到漏极电容。在图 2的实例中，针对每一增益级的混合pi小信号模型可导出有效的栅极到漏极电容。
[0010] 在差模意义上，当Cdn=Cgd时，Η桥电路200的有效米勒电容可等于零，S卩，其中整 体差分中和电容等于栅极到漏极电容。在此条件下，针对所有无源源极及负载端子，Η桥电 路200可为稳定的。
[0011] 使用混合pi小信号模型，Η桥电路200的以下参数可通过以下等式（1)到（4)来 表征：差分输入导纳（￥^(1(1)，差分输出导纳（￥。 1^，(1(1)，共模输入导纳（￥;11，(^)及共模输出 导纳（Yrnit，cc)。
[0012]
[0013]
[0014]
[0015]
[0016] 在针对混合pi等价体的等式（1)到（4)中，Ygs表示包含任何外部源极导纳的单 一装置的栅极到源极导纳。Ygd表示针对单一装置的栅极到漏极（米勒）导纳。Yds表示包 含任何外部负载导纳的单一装置的漏极到源极导纳。Yx表示一个差分中和电容器的导纳。 g"表示单一装置的跨导。
[0017] 在图1及2的实例中，中和电容通常通过金属电容器（举例来说，侧壁电容器及重 叠电容器）或金属-绝缘体-金属（M頂）电容器来实施。这些电容器提供潜在的益处：它 们大多数为偏压独立的。换句话说，它们对M0S装置的漏极-源极电压Vds或栅极-漏极电 压Vgd不具有高灵敏度。因此，一旦差分中和电容通过金属或Μ頂电容器被适当地实施，它 们倾向于跨越不同的供应电平及偏压条件而良好地工作。然而，这些电容器的潜在缺点在 于，它们随着工艺变化及裸片到裸片及批到批变化而良好地跟踪M0S装置的Cgd。这是因为 M0S装置的Cgd是由重叠电容（假设所述装置处于饱和模式）确定，所述重叠电容可随着氧 化物层的厚度中的小变化而显著地变化。同时，金属或Μ頂电容器根据氧化物层的厚度不 具有相称的变化，所以它们不能在裸片到裸片或批到批之间适当地匹配Cgd。
[0018] 因此，考鉴于常规技术的这些不足或其它不足，在某些情景中一般需要进行差分 中和的新方法。
【发明内容】
[0019] -方面，本发明提供一种设备，其包括：第一正金属氧化物半导体（PM0S)晶体管， 其具有连接到第一节点的源极、连接到第二节点的漏极及连接到第三节点的栅极；第二 PM0S晶体管，其具有连接到所述第一节点的源极、连接到第四节点的漏极及连接到第五节 点的栅极；第一负金属氧化物半导体（NM0S)晶体管，其具有连接到第六节点的源极、连接 到所述第二节点的漏极及连接到第七节点的栅极；第二N0MS晶体管，其具有连接到所述第 六节点的源极、连接到所述第四节点的漏极及连接到第八节点的栅极；第一金属氧化物半 导体（M0S)差分中和装置，其连接在所述第三节点与所述第四节点之间；第二M0S差分中和 装置，其连接在所述第五节点与所述第二节点之间；第三M0S差分中和装置，其连接在所述 第七节点与所述第四节点之间；以及第四M0S差分中和装置，其连接在所述第八节点与所 述第二节点之间。
[0020] 另一方面，本发明提供一种设备，其包括：差分放大器，其包括并联布置的第一及 第二金属氧化物半导体（M0S)晶体管，所述第一M0S晶体管包括在输入信号的差分对中接 收正输入信号的栅极、在输出信号的差分对中输出负输出信号的漏极以及连接到参考电压 的源极，且所述第二M0S晶体管包括在输入信号的所述差分对中接收负输入信号的栅极、 在输出信号的所述差分对中输出正输出信号的漏极以及连接到所述参考电压的源极；第一 M0S差分中和装置，其连接在所述第一M0S晶体管的所述栅极与所述第二M0S晶体管的所述 漏极之间；以及第二M0S差分中和装置，其连接在所述第二M0S晶体管的所述栅极与所述第 一M0S晶体管的所述漏极之间。
[0021] 另一方面，本发明提供一种设备，其包括：放大器，其包括具有寄生栅极到漏极电 容的至少一个金属氧化物半导体（M0S)晶体管；以及至少一个M0S中和装置，其具有经配置 以补偿所述至少一个M0S晶体管的所述寄生栅极到漏极电容的中和电容。
【附图说明】
[0022] 当与附图一起阅读时，从以下详细描述中将会更好地理解实例实施例。要强调的 是，不一定按比例绘制各种特征。事实上，为了论述清晰起见，可任意地增加或减小尺寸。在 适用或实际的情况下，相同的参考数字指代相同的元件。
[0023] 图1为包括中和电容的常规的差分放大器的图。
[0024] 图2为包括差分中和电容的常规的Η桥电路的图。
[0025] 图3Α为根据代表性实施例的M0S装置的透视图，M0S装置在差分放大器中可用作 增益元件。
[0026] 图3Β为根据代表性实施例的图3Α的M0S装置的横截面图。
[0027] 图4Α为根据代表性实施例的M0S差分中和装置的电路符号。
[0028] 图4Β为根据代表性实施例的图4Α的M0S差分中和装置的横截面图。
[0029] 图5为根据代表性实施例的包括M0S中和装置的Η桥电路的图。
[0030] 图6为根据代表性实施例的包括M0S差分中和装置的Η桥电路的图。
[0031] 图7为根据代表性实施例的在NM0S晶体管中作为栅极到源极电压Vgs的函数的栅 极电容Cgg的曲线图。
[0032] 图8为根据代表性实施例的在原生M0S装置中作为栅极到源极电压Vgs的函数的 栅极电容Cgg的曲线图。
[0033] 图9为说明原生M0S装置与非原生M0S装置的CV曲线之间的比较的曲线图。
[0034] 图10为说明常规非原生NM0S及原生NM0S的阈值电压的变化的曲线图。
[0035] 图11A为说明原生M0S差分中和电容器的CV曲线（CggXiVgs)的曲线图。
[0036] 图11B为说明常规（非原生）NM