0S晶体管的CV曲线（(^对Vgs)的曲线图。
【具体实施方式】
[0037] 在以下详细描述中，出于解释而不是限制的目的，陈述揭示特定细节的实例实施 例以便提供对本发明的教示的透彻理解。然而，受益于本发明的所属领域的技术人员将明 白，根据不偏离本文揭示的特定细节的本发明的教示的其它实施例仍然在所附权利要求书 的范围之内。另外，为了不使实例实施例的描述模糊不清，省略了众所周知的设备及方法的 描述。此类方法及设备显然在本发明的教示的范围之内。
[0038] 本文使用的术语仅为了描述特定实施例的目的，且不希望具限制性。所定义的术 语是对所定义的术语在相关上下文中通常被理解且被接受的技术、科学或普通的意义的补 充。
[0039] 术语"一"、"所述"包含单数或复数参考物两者，除非上下文另外明确地指示。因 此，举例来说，"装置"包含一个装置或多个装置。术语"实质的"或"实质上"意味着在可接 受的限制或程度之内。术语"大约"意味着在所属领域的技术人员可接受的限制或数目内。 可使用例如"以上"、"以下"、"顶部"、"底部"、"上"及"下"等相对术语描述各种元件彼此的 关系，如附图中所说明的。除了图中描绘的定向外，这些相对术语希望涵盖装置及/或元件 的不同定向。举例来说，如果将所述装置相对于图中的视图颠倒，那么举例来说，被描述为 在另一元件"以上"的元件现在在所述元件以下。还可使用其它相对术语以指示沿着路径 (例如，信号路径）的某些特征的相对定位。举例来说，如果沿着信号路径传输的信号在第 二特征之前到达第二特征，那么所述第二特征可被认为沿着所述路径"跟随"第一特征。
[0040] 所描述的实施例大体上涉及设备，其中使用M0S装置执行寄生电容的中和。举例 来说，在一些实施例中，差分放大器包括形成第一增益级的一对PM0S晶体管，形成第二增 益级的一对NM0S晶体管及两对M0S差分中和装置，所述M0S差分中和装置交叉耦合在所述 第一及第二增益级的输入及输出端子之间，如以下进一步详细地解释。所述M0S差分中和 装置可为提供所要水平的差分中和电容的NM0S晶体管或PM0S晶体管。它们还可为提供所 要水平的差分中和电容的原生M0S装置。
[0041] 所述M0S差分中和装置可提供与所述第一及第二增益级相关联的寄生电容的相 对一致的中和，因为它们可由与那些增益级中的PM0S及NM0S晶体管相同的氧化物层形成。 结果，当所述PM0S及NM0S晶体管的Cgd经历裸片到裸片或批到批变化时，所述M0S差分装 置的Cdn可经历相称的变化，从而维持相对一致的中和水平。
[0042] 在某些实施例中，一种设备包括：第一PM0S晶体管，其具有连接到第一节点的源 极、连接到第二节点的漏极及连接到第三节点的栅极；第二PM0S晶体管，其具有连接到所 述第一节点的源极、连接到第四节点的漏极及连接到第五节点的栅极；第一NM0S晶体管， 其具有连接到第六节点的源极、连接到所述第二节点的漏极及连接到第七节点的栅极；第 二NM0S晶体管，其具有连接到所述第六节点的源极、连接到所述第四节点的漏极及连接到 第八节点的栅极；第一M0S差分中和装置，其连接在所述第三节点及所述第四节点之间；第 二M0S差分中和装置，其连接在所述第五节点及所述第二节点之间；第三M0S差分中和装 置，其连接在所述第七节点及所述第四节点之间；及第四M0S差分中和装置，其连接在所述 第八节点及所述第二节点之间。
[0043] 在某些其它实施例中，一种设备包括：差分放大器，其包括经并联布置的第一及第 二M0S晶体管，所述第一M0S晶体管包括在输入信号的差分对中接收正输入信号的栅极、 在输出信号的差分对中输出负输出信号的漏极及连接到参考电压的源极；及第二M0S晶体 管，其包括在输入信号的差分对中接收负输入信号的栅极、在输出信号的差分对中输出正 输出信号的漏极及连接到参考电压的源极；第一M0S差分中和装置，其连接在所述第一M0S 晶体管的栅极与所述第二M0S晶体管的漏极之间；及第二M0S差分中和装置，其连接在所述 第二M0S晶体管的栅极与所述第一M0S晶体管的漏极之间。
[0044] 在某些其它实施例中，一种设备包括：放大器，其包括具有寄生栅极到漏极电容的 至少一个M0S晶体管；及至少一个M0S中和装置，所述中和电容具有经配置以补偿所述至少 一个M0S晶体管的寄生栅极到漏极电容的中和电容。
[0045] 图3A为根据代表性实施例的用作差分放大器中的增益元件的M0S装置300的透 视图，且图3B为根据代表性实施例的图3A的M0S装置300的横截面图。图4A为根据代表 性实施例的M0S差分中和装置400的电路符号，且图4B为根据代表性实施例的图4A的M0S 差分中和装置400的横截面图。举例来说，可在例如图1及2中说明的电路配置中使用图3 及4的增益元件及M0S差分中和装置。在所述电路配置中，可使用所述M0S差分中和装置 以实施所说明的差分中和电容Cdn。
[0046] 参看图3A及3B，M0S装置300包括源极S、漏极D及栅极G。源极S及漏极D在衬 底中形成，且栅极G在衬底上的氧化物层上形成。举例来说，构成M0S装置300的不同区域 可以各种替代方式掺杂以产生NM0S晶体管或PM0S晶体管。
[0047] 寄生电容Cgd存在于M0S装置300的栅极G及漏极D之间。寄生电容Cgd的量值 取决于衬底及栅极G之间的氧化物层的厚度，其可基于裸片到裸片或批到批工艺变化而波 动。因此，为了针对寄生电容Cgd提供一致的中和水平，设计其电容根据相同的裸片到裸片 或批到批工艺变化而波动的中和装置是有益的。
[0048] 参看图4A及4B，M0S差分中和装置400包括源极S、漏极D及栅极G，其类似于M0S 装置300。M0S中和装置400展示为NM0S晶体管，尽管其可为PM0S晶体管或原生M0S晶体 管。
[0049] 如同M0S装置300,M0S中和装置400包括在衬底与栅极G之间形成的氧化物层。 而且，这些装置两者的氧化物层可通过相同的工艺（举例来说，相同的沉积步骤）形成，所 以其可经历相同的工艺变化。
[0050]M0S中和装置400具有栅极到源极电容Cgs，栅极到漏极电容Cgd，栅极到沟道电容 Cgch且总电容为Cgs+Cgd+Cgeh。以上电容中的每一者取决于M0S中和装置400中的氧化物层 的厚度，所以其可根据工艺变化随着氧化物层的厚度而变化。
[0051] 因为M0S中和装置400及M0S装置300各自具有氧化物层，所述氧化物层的厚度 随着相同的工艺变化而变化，所以M0S中和装置400的电容可随着寄生电容Cgd而相称地变 化。结果，M0S中和装置400能够提供稳定水平的电容性中和而不管工艺变化如何。
[0052] 图5为根据代表性实施例的包括M0S差分中和装置的Η桥电路500的图。举例来 说，图5中的所述M0S差分中和装置中的每一者可以例如图4中说明的形式而实施。
[0053] 参看图5,Η桥电路500包括构成第一放大级的第一及第二NM0S晶体管Ν1及Ν2及 构成第二放大级的第一及第二PM0S晶体管Ρ1及Ρ2。Η桥电路500进一步包括第一到第四 M0S差分中和装置DN1到DN4。在图5的实例中，所述第一到第四M0S差分中和装置DN1到 DN4中的每一者包括NM0S装置，举例来说，NM0S晶体管。然而，在替代实施例中，它们可通 过其它类型的装置（例如，PM0S晶体管）而实施。举例来说，图6中说明的Η桥电路600实 质上与图5中的相同，除了第一到第四M0S差分中和装置DPI到DP4中的每一者包括PM0S 装置之外。
[0054] 所述第一到第四M0S差分中和装置DN1到DN4中的每一者在相同的放大级中耦合 在对应的晶体管的栅极与相对的晶体管的漏极之间。例如，第一M0S差分中和装置DN1耦 合在第一NMOS晶体管N1的栅极与第二NMOS晶体管N2的漏极之间。将从前述描述显而易 见，这些差分中和装置在图5中所示的第一及第二放大级中补偿与NM0S及PM0S晶体管相 关联的寄生栅极到漏极电容。
[0055] 尽管与常规的中和电容器相比，M0S中和装置可提供多种益处，但它们往往还遭受 各种缺点。
[0056] 第一，M0S中和装置的电容可作为其阈值电压的函数而变化。典型的NM0S装置例 如可具有大约为〇. 6V到0. 8V的阈值电压Vth。图7中展示针对此NM0S装置的典型的电容 电压（CV)曲线。如图7中所说明的，取决于所述M0S中和装置的偏置条件及跨越那些装置 的信号摆动的量，在电容对信号摆动中可存在改变，其可为不想要的非线性源。
[0057] 第二，M0S中和装置的操作取决于供应电压VDD，其可为另一个不想要的非线性源