。 在Η桥电路500中，举例来说，假设增益级中的一者的漏极的操作点在VDD/2处，跨越M0S中 和装置的栅极到源极电压Vgs是供应电压的函数。结果，电容对信号摆动的曲线可作为供应 电压函数而变化。另外，如果所述M0S中和装置具有连结到接地（举例来说，针对NM0S装 置）或到VDD (举例来说，针对PM0S装置）的主体，它们可经历背栅效应，其升高阈值电压且 还使阈值电压为电压供应电平的函数。
[0058] -种解决以上不足的方式为使用原生M0S装置作为中和装置。特定来说，原生M0S 装置的使用可减少阈值电压及CV曲线的非线性，且其可减少对供应电压及背栅效应的灵 敏度。
[0059] 通过图8说明阈值电压及CV曲线非线性的减少，图8为栅极电容Cgg在原生M0S 装置中作为栅极到源极电压Vgs函数的曲线图。如图8中所说明，原生M0S装置在强反转中 被偏置以实现与常规M0S装置相比更大的信号振幅，例如通过图7所表示。而且，在强反转 中，栅极电容Cgg对电压摆动相对不灵敏。结果，由原生M0S装置提供的中和电容与常规M0S 装置的中和电容相比是相对恒定的。
[0060] 可如下理解对供应电压及背栅效应的灵敏度的减少。原生M0S装置的阈值电压不 是源极到主体电压VSB的强函数，通过以下等式（5)到（6)进行说明。
[0061]
[0062]
[0063] 在等式（5)到(6)中，Vth表示在存在衬底到源极偏压的情况下的阈值电压。VT。 表示具有零衬底到源极偏压的阈值电压。γ表示体效应系数。表示表面电势。VSB表 示源极到主体电压。?ΟΧ表示氧化物厚度。eox表示氧化物介电常数。q表示电子的电荷。 表示硅的介电常数。凡表示掺杂浓度。
[0064] 原生M0S装置的凡值比常规NM0S装置的1^值小很多。因此，γ相对小。结果， Vth不是VSB且因此供应电压的强函数。结果，取决于沟道构型及阈值电压的原生M0S装置 的CV曲线对供应电压及偏置相对不灵敏。
[0065] 图9为说明原生M0S装置与非原生M0S装置的CV曲线之间的比较的曲线图。
[0066] 参看图9,在对应于大约0. 75V的栅极到源极电压的操作点"A"及"B"处，非原生 M0S装置在标称阈值电压Vth附近。在操作点"A"处，然而，非原生M0S装置的CV曲线快速 地改变。换句话说，在那点处，Cgg的栅极电容随着栅极到漏极电压vgd中相对小改变而显 著地改变。另一方面，在操作点"B"处，原生MOS装置的CV曲线相对平坦。换句话说，在那 点处，Cgg的栅极电容并不随着栅极到漏极电压Vgd的相对小改变而显著地改变。如以上所 指示，此特性可允许原生MOS装置作为中和电容器提供更稳定的性能。
[0067] 图10为说明常规非原生NM0S及原生NM0S的阈值电压的变化的曲线图。y轴表示 阈值电压且X轴表示源极到主体电压（VSB)。如通过图10中的两种曲线所说明，原生NM0S 展示随着VSB的阈值电压的小很多的变化。
[0068] 图11A及11B为说明原生M0S差分中和电容器（图11A)及常规（非原生）NM0S晶 体管（图11B)的CV曲线（Cg#Vgs)的曲线图。在差分中和电容器的正常操作区域（Vgs>0) 中，原生MOSDN展示针对各种VSB在电容曲线对VGS中的小很多的改变。原生M0SDN展示 与常规M0SDN相比CV曲线对背栅效应（Vsb)信号摆动的更低的灵敏度。
[0069] 虽然本文揭示实例实施例，但所属领域的技术人员应了解，根据本发明的教示的 许多变化是可能的且仍然在所附权利要求书的范围之内。因此，除在所附权利要求书的范 围之内之外，所述实施例不应被限制。
【主权项】
1. 一种设备，其包括： 第一正金属氧化物半导体PMOS晶体管，其具有连接到第一节点的源极、连接到第二节 点的漏极及连接到第三节点的栅极； 第二PMOS晶体管，其具有连接到所述第一节点的源极、连接到第四节点的漏极及连接 到第五节点的栅极； 第一负金属氧化物半导体NMOS晶体管，其具有连接到第六节点的源极、连接到所述第 二节点的漏极及连接到第七节点的栅极； 第二NOMS晶体管，其具有连接到所述第六节点的源极、连接到所述第四节点的漏极及 连接到第八节点的栅极； 第一金属氧化物半导体MOS差分中和装置，其连接在所述第三节点与所述第四节点之 间； 第二MOS差分中和装置，其连接在所述第五节点与所述第二节点之间； 第三MOS差分中和装置，其连接在所述第七节点与所述第四节点之间；以及 第四MOS差分中和装置，其连接在所述第八节点与所述第二节点之间。2. 根据权利要求1所述的设备，其中所述第一到第四MOS差分中和装置包括PMOS电容 器。3. 根据权利要求2所述的设备，其中所述PMOS电容器中的每一者具有连接到电力供应 电压的主体。4. 根据权利要求1所述的设备，其中所述第一到第四M0S差分中和装置包括NM0S电容 器。5. 根据权利要求4所述的设备，其中所述NM0S电容器中的每一者具有连接到接地的主 体。6. 根据权利要求1所述的设备，其中所述第一及第二M0S差分中和装置一起包括NM0S 或PMOS电容器，且所述第三及第四M0S差分中和装置一起包括NM0S或PMOS电容器。7. 根据权利要求1所述的设备，其中所述第一到第四M0S差分中和装置中的每一者为 原生M0S装置。8. 根据权利要求1所述的设备，其中所述第一节点连接到供应电压且所述第六节点连 接到接地。9. 根据权利要求1所述的设备，其中所述第一到第四差分中和装置中的至少一者包括 连同所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NM0S晶体管、所述第二NM0S 晶体管中的至少一者的氧化物层而形成的氧化物层。10. 根据权利要求1所述的设备，其中所述第一及第二PMOS晶体管及所述第一及第二 NM0S晶体管形成Η桥。11. 根据权利要求1所述的设备，其中所述第一及第二PMOS晶体管及所述第一及第二 NM0S晶体管形成差分放大器。12. -种设备，其包括： 差分放大器，其包括并联布置的第一及第二金属氧化物半导体M0S晶体管，所述第一M0S晶体管包括在输入信号的差分对中接收正输入信号的栅极、在输出信号的差分对中输 出负输出信号的漏极以及连接到参考电压的源极，且所述第二M0S晶体管包括在输入信号 的所述差分对中接收负输入信号的栅极、在输出信号的所述差分对中输出正输出信号的漏 极以及连接到所述参考电压的源极； 第一MOS差分中和装置，其连接在所述第一MOS晶体管的所述栅极与所述第二MOS晶 体管的所述漏极之间；以及 第二MOS差分中和装置，其连接在所述第二MOS晶体管的所述栅极与所述第一MOS晶 体管的所述漏极之间。13. 根据权利要求12所述的设备，其中所述第一及第二MOS差分中和装置各自包括 NMOS晶体管。14. 根据权利要求12所述的设备，其中所述第一及第二MOS差分中和装置各自包括 PMOS晶体管。15. 根据权利要求12所述的设备，其中所述第一及第二MOS差分中和装置各自包括原 生MOS晶体管。16. 根据权利要求12所述的设备，其中所述第一及第二MOS装置中的每一者包括NMOS 晶体管或PMOS晶体管。17. 根据权利要求12所述的设备，其中所述差分放大器进一步包括在Η桥配置中的与 所述第一及第二MOS晶体管一起布置的额外的MOS晶体管。18. -种设备，其包括： 放大器，其包括具有寄生栅极到漏极电容的至少一个金属氧化物半导体MOS晶体管； 以及 至少一个MOS中和装置，其具有经配置以补偿所述至少一个MOS晶体管的所述寄生栅 极到漏极电容的中和电容。19. 根据权利要求18所述的设备，其中所述至少一个MOS晶体管及所述至少一个MOS 中和装置是由共同的氧化物层形成。20. 根据权利要求18所述的设备，其中所述放大器为差分放大器，所述差分放大器包 括多个MOS晶体管，且所述至少一个MOS中和装置包括至少一个原生MOS晶体管。
【专利摘要】本发明涉及使用MOS装置对寄生电容的中和。一种设备包括：放大器，所述放大器包括具有寄生栅极到漏极电容的至少一个金属氧化物半导体MOS晶体管；及至少一个MOS中和装置，其具有经配置以补偿所述至少一个MOS晶体管的所述寄生栅极到漏极电容的中和电容。
【IPC分类】H03F1/26, H03F3/45
【公开号】CN105281678
【申请号】CN201510272118
【发明人】A·萨马维达姆, D·博克尔曼
【申请人】安华高科技通用Ip(新加坡)公司
【公开日】2016年1月27日
【申请日】2015年5月25日
【公告号】US20150349721