40] (3)使第一传输口 4014和第二传输口 4024导通，第S传输口 4013和第四传输口 4023关断，利用第一延时链4015使第一比较器301的输出信号产生延迟量Tl,利用第二延时 链4025使第二比较器302的输出信号产生延迟量T2。
[0041] (4)在第一延时链4015和第二延时链4025的输出信号存在相位差时，鉴相器500根 据相位差大小，控制计数器600递增计数或递减计数。
[0042] (5)多相位时钟产生器1011根据计数器600的计数值调整产生的不同相位的时钟 信号的数量，使对应数量的驱动器单元1012依次开启，从而将驱动器101的输出信号摆率调 整至
[0043]本领域的技术人员容易理解，W上所述仅为本发明的较佳实施例而已，并不用W 限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含 在本发明的保护范围之内。
【主权项】
1. 一种驱动器摆率校准电路，其特征在于，包括第一比较器、第二比较器、第一振荡/延 时模块、第二振荡/延时模块、鉴相器和计数器;其中，所述第一比较器的第一输入端用于连 接驱动器的输出端，所述第一比较器的第二输入端用于输入第一参考电平REF1，所述第一 比较器的输出端通过第一传输口连接所述第一振荡/延时模块的输入端;所述第二比较器 的第一输入端用于连接驱动器的输出端，所述第二比较器的第二输入端用于输入第二参考 电平REF2,所述第二比较器的输出端通过第二传输口连接所述第二振荡/延时模块的输入 端;所述第一振荡/延时模块的输出端和所述第二振荡/延时模块的输出端通过所述鉴相器 连接所述计数器，所述计数器的输出端用于连接驱动器； 所述第一振荡/延时模块包括由奇数个反相延迟单元串联构成的第一延时链和与所述 第一延时链并联的第Ξ传输口，所述第二振荡/延时模块包括由奇数个反相延迟单元串联 构成的第二延时链和与所述第二延时链并联的第四传输口；所述第一振荡/延时模块用于 使所述第一比较器的输出信号产生延迟量Ti，还用于复用为第一环形振荡器，通过调节第 一环形振荡器的输出频率对延迟量Τι进行校准，所述第二振荡/延时模块用于使所述第二 比较器的输出信号产生延迟量Τ2,还用于复用为第二环形振荡器，通过调节第二环形振荡 器的输出频率对延迟量Τ2进行校准。2. 如权利要求1所述的驱动器摆率校准电路，其特征在于，第一参考电平REF1预设为驱 动器的输出信号的目标摆率的起始电压，第二参考电平REF2预设为驱动器的输出信号的目 标摆率的终止电压;所述鉴相器用于在所述第一振荡/延时模块和所述第一振荡/延时模块 的输出信号存在相位差时，根据相位差的大小，控制所述计数器递增计数或递减计数;所述 驱动器摆率校准电路根据所述计数器的计数值调整驱动器的驱动强度，将驱动器的输出信 号摆率调节至目标值3. 如权利要求1或2所述的驱动器摆率校准电路，其特征在于，在所述第一比较器较所 述第二比较器先发生跳变时，设定延迟量Τι大于延迟量Τ2;在所述第二比较器较所述第一比 较器先发生跳变时，设定延迟量Τ2大于延迟量Τι。4. 如权利要求1或2所述的驱动器摆率校准电路，其特征在于，通过调整流入第一延时 链的反相延迟单元的电源端口的电流大小，调节第一环形振荡器的输出频率;通过调整流 入第二延时链的反相延迟单元的电源端口的电流大小，调节第二环形振荡器的输出频率。5. -种摆率自校准驱动电路，其特征在于，包括驱动器和权利要求1至4中任一项所述 的驱动器摆率校准电路。6. 如权利要求5所述的摆率自校准驱动电路，其特征在于，所述驱动器包括多相位时钟 产生器和并联的多个驱动器单元，所述并联的多个驱动器单元的输入端用作所述驱动器的 输入端，用于输入需要传送的信号源，所述并联的多个驱动器单元的输出端用作所述驱动 器的输出端，所述计数器的输出端连接所述多相位时钟产生器的输入端，所述多相位时钟 产生器的多个输出端分别连接所述多个驱动器单元的使能端;所述多相位时钟产生器用于 根据所述计数器的计数值产生不同相位的时钟信号，W控制所述多个驱动器单元开启或关 闭。7. 如权利要求6所述的摆率自校准驱动电路，其特征在于，通过所述计数器的计数值控 制生成的不同相位的时钟信号的数量，进而控制开启的驱动器单元的数量，使对应的驱动 器单元依次开启，从而调节所述驱动器的输出信号摆率。8. -种用权利要求1所述的驱动器摆率校准电路进行摆率校准的方法，其特征在于，包 括如下步骤： (1) 使第一传输口关断，第Ξ传输口导通，第一振荡/延时模块构成第一环形振荡器，使 第二传输口关断，第四传输口导通，第二振荡/延时模块构成第二环形振荡器，通过调节第 一环形振荡器和第二环形振荡器的输出频率差，校准第一延时链和第二延时链的延时差； (2) 将驱动器的输出信号分别输入至第一比较器的第一输入端和第二比较器的第一输 入端，向第一比较器的第二输入端输入第一参考电平REF1，第二比较器的第二输入端输入 第二参考电平;其中，第一参考电平REF1为驱动器输出信号的目标摆率的起始电压，第二参 考电平REF2为驱动器输出信号的目标摆率的终止电压； (3) 使第一传输口和第二传输口导通，第Ξ传输口和第四传输口关断，利用第一延时链 使第一比较器的输出信号产生延迟量Ti，利用第二延时链使第二比较器的输出信号产生延 迟量T2; (4) 在第一延时链和第二延时链的输出信号存在相位差时，根据相位差大小，控制计数 器递增计数或递减计数； (5) 根据计数器的计数值调整驱动器的驱动强度，将驱动器的输出信号摆率调整至9. 一种如权利要求6所述的摆率自校准驱动电路进行摆率校准的方法，其特征在于，包 括如下步骤： (1) 使第一传输口关断，第Ξ传输口导通，第一振荡/延时模块构成第一环形振荡器，使 第二传输口关断，第四传输口导通，第二振荡/延时模块构成第二环形振荡器，通过调节第 一环形振荡器和第二环形振荡器的输出频率差，校准第一延时链和第二延时链的延时差； (2) 将驱动器的输出信号分别输入至第一比较器的第一输入端和第二比较器的第一输 入端，向第一比较器的第二输入端输入第一参考电平REF1，第二比较器的第二输入端输入 第二参考电平;其中，第一参考电平REF1为驱动器输出信号的目标摆率的起始电压，第二参 考电平REF2为驱动器输出信号的目标摆率的终止电压； (3) 使第一传输口和第二传输口导通，第Ξ传输口和第四传输口关断，利用第一延时链 使第一比较器的输出信号产生延迟量Ti，利用第二延时链使第二比较器的输出信号产生延 迟量T2; (4) 在第一延时链和第二延时链的输出信号存在相位差时，根据相位差大小，控制计数 器递增计数或递减计数； (5) 多相位时钟产生器根据计数器的计数值调整产生的不同相位的时钟信号的数量，使对 应数量的驱动器单元依次开启，从而将驱动器的输出信号摆率调整至
【专利摘要】本发明公开了一种摆率自校准驱动电路、驱动器摆率校准电路及其校准方法。驱动器输出信号的摆率由设定的起始电压和终止电压的差值以及两个振荡/延时模块的延时差决定，即驱动器输出信号的摆率能自适应地调整至目标摆率，有效克服了工艺、温度和电源变化给驱动器输出信号的摆率带来的偏差，使电子器件更加稳定，高效地工作。其中，振荡/延时模块除用于信号延迟外，还复用为环形振荡器，通过调节环形振荡器的输出频率对信号的延迟量进行精确校准，通过计数器调整开启的驱动器单元数量，进而调整驱动器的驱动强度，在驱动器输出信号上升/下降的过程中动态调整摆率，将其精确地调整至目标摆率，大幅提高了摆率校准的精度。
【IPC分类】H03K5/13
【公开号】CN105553449
【申请号】CN201511019634
【发明人】敖海, 左红建
【申请人】苏州芯动科技有限公司
【公开日】2016年5月4日
【申请日】2015年12月31日