一种tiadc系统及方法
【专利摘要】本发明提供了一种TIADC系统及方法，其能完成宽频带模拟信号输入下TIADC系统通道间的失配误差的修正，系统包括扇出单元、时钟产生单元、多个ADC芯片及数字修正单元，扇出单元对模拟信号进行分路，得到多个分路信号，时钟产生单元产生多个不同相位的时钟信号，多个ADC芯片分别接收多个分路信号和多个不同相位的时钟信号，并根据时钟信号对所述分路信号进行欠采样，得到多个采样信号，数字修正单元分别对多个采样信号进行处理，以修正多个采样信号中失配误差，并对修正后的多个采样信号进行求和运算，得到数字信号。本发明通过数字滤波对欠采样信号中的宽带失配误差进行修正，以得到精确的数字采样信号，同时，实现了TIADC系统误差的FPGA实时在线修正。
【专利说明】
一种TIADG系统及方法
技术领域
[0001] 本发明属于信号处理领域，尤其涉及一种并行交替采样模拟数字变换（Time-Interleave Analog-Digital Converter:TIADC)系统及方法。
【背景技术】
[0002] 数字信号在存储和处理上相对简单，而模拟信号则不然。因此，模拟数字变换技术 有着重要的意义。故而ADC作为模拟数字变换的桥梁，也具有重要的意义。为了保证离散的 数字信号可以更准确的恢复出原始的连续时间信号，要求ADC精度越高越好，同时要求数字 化过程遵循采样定理，即采样率必须大于信号最高频率成分频率的2倍。
[0003]而随着科学研究的发展，对高速信号的数字化测量的要求越来越高。随着信号在 时间尺度上的减小，对ADC采样率的要求也随之提高。虽然随着ADC芯片技术的发展，单个 ADC芯片的采样率也越来越高，但有时候单个ADC芯片的采样速度不能满足实际信号带宽的 要求，这时对更高速的模拟数字变换系统的需求就越明显。此时，就可以考虑通过多片高速 ADC芯片，通过同频率且相位均匀分布在一个周期中的多相位的采样时钟同时对信号进行 数字化，然后对所有ADC的数字化结果按照采样时刻重构采样序列，等效实现超高速的模拟 数字变换过程。
[0004] 这种并行交替模拟数字变换技术，存在一个客观的问题:无法确保多个ADC通道间 的偏置、增益和采样时钟相位的一致性，即存在失配误差。而失配误差的存在，将导致TIADC 系统的ENOB和SFDR性能变差，即系统的测量精度变差。为了提高TIADC系统的测量精度，失 配误差的修正就显得尤为重要。
[0005] -种方法是通过硬件的方法，尽可能从采样过程中消除失配误差，提高ADC的测量 精度。这种方法对硬件要求较高，必须能进行细微而精确的连续调节，以达到失配误差的消 除。这种方法常用于ADC芯片内部存在多个ADC核的结构中。而对于多片ADC芯片构成的 TIADC系统，其分布性参数的影响更为显著，而且细微且精确的一致性调节很难实现，因此 多采用基于数字信号处理修正方法。
[0006] 数字修正方法也包括内插法、分数延迟滤波器法和完美重构滤波器法以及相结合 的自适应修正算法。内插法主要依据拉格朗日内插来实现修正过程。分数延迟滤波器法则 需要对信号进行过采样，浪费了采样带宽。完美重构滤波器法理论上可以实现信号的无失 真修正。但是已有的修正方法是对固定失配参数的修正，对于一些宽带应用，由于失配误差 随着频率变化，其修正效果将大大降低。
【发明内容】
[0007] (一)要解决的技术问题
[0008] 本发明的目的在于，提供一种TIADC系统，能并行修正系统中欠采样条件下的宽带 失配误差，以得到精确的数字欠采样信号。
[0009] (二)技术方案
[0010] 本发明提供一种TIADC系统，用于对输入的模拟信号进行并行交替模拟数字变换， 并修正宽频带模拟信号输入下通道间失配误差，以生成欠采样数字信号，适用于欠采样模 拟数字变换中的宽频带模拟信号输入下通道间失配误差的修正，系统包括扇出单元、时钟 产生单元、多个ADC芯片及数字修正单元。
[0011] 扇出单元对模拟信号进行分路，得到M个分路信号，其中，M为大于1的整数;时钟产 生单元产生M个频率均为Fms同源高速时钟，这些时钟分别输入各个ADC芯片作为采样时钟， 同时，这些时钟的相位均勾分布在一个Fms米样周期内，即相位间隔为360/M度;多个ADC芯片 分别接收M个分路信号和M个不同相位的时钟信号，并根据时钟信号对分路信号进行采样， 得到M个采样信号，单个ADC的采样时钟频率为系统等效采样率Fs的1/M，即Fs=M · Fms。若所 有过程都是理想状态，则直接将M个ADC的采样信号按照时钟的相位关系进行排列，所得的 数字序列等效为以Fs为采样频率得到的采样序列。然而，实际电路的不一致性，导致实际采 样时刻和被采样信号在幅度和相位上与理想状态存在误差，故而需要进行修正。
[0012] 数字修正单元分别对M个欠采样信号进行处理，以修正M个欠采样信号中的误差， 并对修正后的M个欠采样信号进行求和运算，得到数字信号。数字修正单元修正系统M个ADC 通道间的宽带失配误差，并将结果按照采样时钟的序列顺序输出，实现等效超高速采样。
[0013] 进一步，数字修正单元包括M个滤波器，用于对M个欠采样信号进行滤波，以修正M 个欠采样信号中误差，其中，欠采样信号的表达式为：
[0014] Xm[n] =Um(tn) =gmUin(n · Ti+m · Ts+Δ tm)+Δ 〇m (I)
[0015] 其中，uin(t)表示系统输入信号，um(t)表示输入信号经过分路后的第m路信号，t n 表示采样时刻，Xm[n]表示采样数字信号，T^Ts分别表示单个ADC芯片的采样率和TIADC系 统的采样率，A gm、Δ U和Δ 0m分别表示各分路增益误差、采样时钟相位误差和偏置误差。Δ 〇m通常与输入信号频率无关，而△ gjP △ U随着输入信号频率变化而变化。
[0016] 数字修正单元先通过减法操作对上述中的偏置误差八^进行消除，，得到偏置修 正后的采样信号，而后，修正单元通过数值计算方法构造一响应函数F m(e>)的滤波器，对偏 置修正后的欠采样信号进行滤波，并对滤波后的M个欠采样信号进行求和运算，得到数字信 号y[n]，其中，数字信号y[n]的频谱Y(e>)的表达式为：
[0017]
[0018]其中，Yem(e>)表示偏置修正后又经过M倍上采样的数字信号频谱。
[0019] 进一步，M个滤波器中每个滤波器采用多相结构并行地对相应的采样信号进行滤 波。单个ADC芯片的数据更新频率为Fms，对于相对较低的频率可以直接在FPGA中实现实时修 正，而当单个ADC采样率Fms较大时，单个ADC通道的数据率已经很高，实时滤波算法对处理速 度要求较高，在FPGA中实现存在困难。考虑到系统所采用的并行交替采样原理，可以将单个 ADC采样结果等效为多个理想的ADC并行交替采样的结果。
[0020] 进一步，数字修正单元对每一个采样信号进行交替抽取，以将每一个所述采样信 号抽取为L个并行数据，从而将M个采样信号抽取为M X L个并行数据流，等效为M X L个并行 ADC交替采样数据流，故修正单元以M X L为参数，构造 M X L个滤波器，该M X L个滤波器采用 多相结构，并行地对每一个并行数据流进行滤波，L为大于1的整数。将单个ADC的采样数据 顺序拆分为L路采样数据流，等效为L个子ADC的采样输出。如此，M个ADC的输出等效为M · L 个子ADC的采样输出，子ADC的采样率为TIADC系统采样率的1/(M · L)(即等效子ADC采样率 Fmls = Fs/(M · L))。这样，采用并行化处理，降低了单个子ADC通道数据的更新速度，便于在 硬件中实现实时滤波计算。数字修正部分通过并行化的滤波结构，可以实现TIADC系统的 FPGA硬件实时修正。
[0021] 本发明还提供一种TIADC方法，用于对输入的模拟信号进行并行交替模拟数字变 换，并修正宽频带模拟信号输入下通道间的失配误差，以生成欠采样数字信号，适用于欠采 样模拟数字变换中的宽频带模拟信号输入下系统通道间失配误差的修正，方法包括：
[0022] Sl，对模拟信号进行分路，得到M个分路信号，其中，M为大于1的整数；
[0023] S2,产生M个不同相位的时钟信号；
[0024] S3，分别接收M个分路信号和M个不同相位的时钟信号，并根据所述时钟信号对所 述分路信号进行欠采样，得到M个欠采样数字信号；
[0025] S4，分别对M个欠采样数字信号进行处理，以修正M个欠采样信号中的误差，并对修 正后的M个欠采样信号进行求和运算，得到欠采样数字信号。
[0026](三)有益效果
[0027]本发明通过在TIADC系统加入数字修正单元，能通过滤波的方法对欠采样信号中 的宽带失配误差进行修正，以得到精确的数字欠采样信号；另外，本发明采用数字修正方 法，直接在模拟数字变换后的数字域进行数字信号处理，应用比较灵活；同时，本发明给出 了并行化的硬件修正实现结构，实现了 TIADC系统的实时在线修正。
【附图说明】
[0028]图1是本发明实施例提供的TIADC系统结构示意图；
[0029]图2是本发明实施例提供的TIADC系统原理示意图；
[0030]图3是本发明实施例提供的TIADC系统原理仿真结构图；
[0031]图4是本发明实施例提供的TIADC系统修正原理结构图；
[0032]图5是本发明实施例提供的TIADC系统频谱示意图；
[0033]图6是本发明实施例提供的TIADC修正滤波结构示意图；
[0034]图7是本发明实施例提供的TIADC并行修正结构示意图；
[0035]图8是本发明实施例提供的ADC数据并行化处理示意图。
【具体实施方式】
[0036]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。
[0037]图1是本发明实施例提供的TIADC系统结构示意图，如图1所示，TIADC系统包括多 片高速ADC芯片、时钟产生单元、扇出单元和数字修正单元。
[0038]图2是本发明实施例提供的TIADC系统原理示意图，如图2所示，多相时钟单元通过 产生4个多相时钟，分别输入4个ADC作为米样时钟；多相时钟的相位均勾分布在一个单ADC 采样周期内，即相位相差360/4 = 90度:0°，90°，180°，270°，且单个ADC的采样时钟频率为系 统等效米样率的四分之一(Fms = Fs/4)。扇出单元将输入信号分为4路，分别输入4个ADC的输 入端。4片ADC芯片则负责对4路输入信号分别进行模拟数字变换，并将数字化结果输入数字 修正单元。数字修正单元则通过数字信号处理算法，修正系统4个ADC通道间的偏置、增益和 相位宽带失配误差，并将修正结果按照欠采样序列顺序输出，实现等效欠采样输出。
[0039]图3是本发明实施例提供的TIADC系统原理仿真结构图，如图3所示，对于时钟分相 采样的输出序列，可以等效为将输入的模拟信号分别进行延时，然后经过同一个相位的采 样时钟进行采样的输出序列。以下分析中，通过对输入信号进行延时来替代采样时钟的相 位延时，而采样时钟同相。同时，实际电路中，输入信号多路扇电路出也存在相位的不一致， 可以与实际时钟相位的不理想，一起计入输入延时参数模型。整个采样修正过程不考虑ADC 的量化误差，输入信号mn(t)分别经过频率响应为Hm( j Ω )的延时单元，得到Um(t)，然后分 别进行模拟数字变换，得到数字化序列xm[n]，经过4倍上采样后和延时后，得到输出序列y [n]〇
[0040]实际电路中存在多相时钟相位关系不是均匀分布，输入信号多路扇出电路的各通 路增益和相移不一致，以及ADC本身的增益和偏置不一致，都将导致TIADC系统存在通道间 的宽带失配误差，影响系统的模拟数字变换精度。将电路延时和增益的不一致性参数（g m (Ω )，Δ tm( Ω ))都计入电路的频率响应函数中Hm( j Ω )。电路直流偏置计入参数Δ 0m。其中m 代表ADC通道编号，Ω =2对表示模拟信号的频率。
[0041 ]输入信号uin( t)经过频率响应Hm( j Ω )的电路后，信号变为Um( t)，其频谱为仏(j ω )，并且，= =
[0042]
[0043]
[0044] 其中Ts=l/Fs，表示系统采样周期;υ〇Ω )表示输入信号的频谱，令T1=MI^T1为单 个ADC采样周期），单通道采样信号&[1!]为：
[0045]
[0046] 通常偏置△^是与输入信号频率无关的常数，故而可以在采样数据中减去偏置误 差，直接进行修正。所以偏置修正后的采样信号，其Fourier变换为：
[0047]
[0048]其中，ω表示数字信号的数字归一化频率，满足：ω = ΩΤ1;ρ表示频谱搬移次数， 是信号采样过程所导致的。
[0049] 每个Xm[n]经过M倍上采样后（内插M-I个0实现），采样率变为Fs，上采样后的信号^ [η]的频谱为：
[0052] 其中，数字归一化频率ω发生尺度变换，即ω = Ω Ts。
[0050]
[0051]
[0054]
[0053] vm[n]经过修正滤波后，得到ym[n]，再求和得到最终输出y[n]，其频谱 为：
[0055]
[0056]
[0057] !^与仏丨j Ω )和Fm(ejtJ)有关，表示TIADC对输入信号频谱的一个整体处理过程，表 征了频谱失真和混叠情况。若要分析采样信号的恢复，则主要考虑ωε (-π,π)区间的频谱 失真和混置。
[0058] 对于欠采样过程，虽然输入信号频谱不是位于采样的基带范围内，但是输入信号 频谱会搬移到基带，即（_m)区间。若没有频谱混叠，则采样得到的数字信号包含有输入信 号的全部频谱信息，可以完全无失真的恢复输入信号。故而，对于我们并行交替采样系统的 修正而言，即是保证基带范围内的频谱不发生混叠。
[0059] 以上推导对于所有奈奎斯特区的采样过程都适用(包括第一奈奎斯特区），下面我 们以第二奈奎斯特区的采样进行修正原理分析。
[0060] 如图5所示，欠采样输入信号频谱位于(-2H)与（31,231)区间，由图中细实线表 示。而交替并行欠采样过程会导致输入信号频谱以2VM为间距进行搬移。这样，在(-m)区 间，就会出现频谱混叠。若不能消除频谱混叠的影响，则无法完全恢复输入信号。图中虚线 表示输入信号频谱搬移的位置，密集型虚线对应的P的取值如图中的斜体数字所示，稀疏型 虚线对应的P的取值如图中正体数字所示。粗体实线则表示搬移到基带内的频谱。
[0061] 考虑 ω e 区间的混叠，此时U( j( c〇-2Jip/M)/Ts)中，满足（《-2Jip/M)/Tse (- 2H)及(31,231)的p的取值才会导致频谱在基带内混叠。故而这些p的取值才是我们需要考 虑的，其它取值下，输入信号频谱不会搬移到(_m)区间。实际上当ω取某个确定的值时， 需要考虑的P的取值只有M个整数。当然，不同的ω取值下ρ的取值可能不同。图5中给出了M =4且ω = ω 〇的情况下，ρ的取值。而对于其它奈奎斯特区的采样过程而言，分析方法相同， 只是此时P的取值不同。对于某个确定的频点，P的取值仍然只有M个。
[0062] 考虑到信号频谱的共辄对称性，我们只需分析ωε(〇，π)区间的混叠情况即可。为 保证信号无失真还原，要求只能在Ρ = 4时，TP = ceT>，其中c是信号增益，d对应数字信号延 时;其它P的取值TTp = 0，即混叠为零。
[0063]
[0064] 上式为完美重构理论在第二奈奎斯特区的表现形式，是求解修正滤波器频谱响应 的基础，可以对于所有ω下列出一组由M个未知数?》…#)及M个对应不同p的取值的方程组 成的方程组，并求解此方程组，可以求出F m(e>)。对于《^(-^!，(^^"^，可以通过共辄对 称性计算得到。
[0065] 考虑到Hm( j ω /Ts)中，增益和延时失配参数8?( ω /Ts)与Δ tm( ω /Ts)是与ω相关 的。当Μ = 2时，方程组的求解还比较简单。而当M较大时，求解上述方程组时，存在较大的困 难。在此基础上，结合频谱采样理论，当数字信号宽度小于频谱采样点数时，可以通过频谱 采样恢复出数字信号。若可以求解出特定频点上的F m，则可以根据频谱采样理论，恢复输入 信号。
[0066] 此时，虽然无法通过求解式（I 1)的解析解来计算滤波器系数，但是可以通过标定， 测出各通道gm(?/Ts)和At(OVTs)(此时ω取特定频率点），然后可以进一步通过数值求解 的方法解出一系列特殊频率点下式（11)对应M个方程的数值解。进一步通过离散 傅里叶逆变换(IDFT)可以计算出滤波器系统系数f m[n]的数值：
[0067]
[0068] 其中，N为频谱采样点个数。考虑到系统频域响应的共辄对称性，因此只需计算ω =23^/叭1^ = 0，1，2..."2，_立偶数)即可，其它频率点下?》(6>)直接按共辄对称计算即可。
[0069] 根据上式计算得到的系数是没有截断的滤波器系数匕[1!]，长度为N阶。实际中，考 虑到硬件实现的资源使用，为减少逻辑资源，可以通过加窗函数将其截断到L阶。
[0070] 上面叙述的原理可以在MATLAB软件仿真中进行验证，也可以将TIADC采集的数据 进行离线修正验证。而在某些应用中，通常需要进行硬件在线修正。而当采样率很高时，在 硬件上直接进行滤波实时计算，需要很快的处理速度，当前的数字处理器(DSP，FPGA等）的 运算速度无法达到。此时，需要考虑吞吐更快的滤波器结构。考虑到各通道滤波之前有一个 M倍的上采样过程，如图6所示，这意味着运算时有(M-l)/M的运算是与零相乘，这些计算实 际上是可以不进行实例化的。故而，可以考虑通过并行的结构进行滤波，去除M倍上采样过 程，如图7所示。采用多相滤波器结构，可以将处理速度降低M倍。这对于超高速TIADC系统而 言，计算速度仍然很高，因而需要考虑将速度将到更低的方法。
[0071] 考虑到TIADC系统通过多片ADC并行交替采样，等效实现1片ADC超高速采样。我们 将单个ADC核的采样数据交替抽取组成L路并行数据，等效为L个子ADC并行交替采样的结 果。所以，可以考虑在滤波之前，将ADC的采样数据并行化处理，进一步降低数据流的速率， 即可以降低滤波器处理速度的要求。这样，整个系统等效为L · M个子ADC并行交替采样，采 样率减小L · M倍，滤波器处理速度也降低L · M倍。如图8所示，将单个ADC数据拆分为2(L = 2)路数据，数据率减小一半。通过这种并行化方法，将数据率降低到一个合适的速率，适应 于FPGA的处理速度。然后通过并行化的滤波器组，实现TIADC系统的硬件实时修正。
[0072] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡 在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保 护范围之内。
【主权项】
1. 一种TIADC系统，用于对输入的模拟信号进行并行交替模拟数字变换，并修正宽频带 模拟信号输入下TIADC系统通道间的失配误差，W生成欠采样数字信号，适用于欠采样模拟 数字变换中的宽频带模拟信号输入下通道间失配误差的修正，其特征在于，系统包括： 扇出单元，用于对所述模拟信号进行分路，得到M个分路信号，其中，M为大于1的整数； 时钟产生单元，用于产生M个不同相位的时钟信号； M个ADC忍片，用于分别接收M个分路信号和M个不同相位的时钟信号，并根据所述时钟 信号对所述分路信号进行欠采样，得到M个欠采样数字信号； 数字修正单元，用于分别对所述M个欠采样数字信号进行处理，W修正所述M个欠采样 信号中的误差，并对修正后的M个欠采样信号进行求和运算，得到欠采样数字信号。2. 根据权利要求1所述的TIADC系统，其特征在于，所述数字修正单元W数值M为参数， 基于完美重构理论，并通过数值计算方法构造M个滤波器，一一对应于所述M个欠采样信号， W对所述M个欠采样信号进行滤波，从而修正所述M个欠采样信号中的随输入信号频率变化 而变化的通道间失配误差，其中，所述欠采样信号xm[n]的表达式为： Xm[n] =Um(tn) =gmllin(n ? Tl+m ? Ts+ A tm)+ A Om, 其中，Uin(t)表示系统输入信号，Um(t)表示输入信号经过分路后的第m路信号，tn表示采 样时刻，Xm[n]表示采样数字信号，Tl和Ts分别表示单个ADC忍片的采样率和TIADC系统的采 样率，A抑、A U和A Om分别表示各分路增益误差、采样时钟相位误差和偏置误差，且A gm和 A U随着输入信号频率变化而变化。 所述数字修正单元先通过减法操作对上述中的偏置误差A Om进行消除，得到偏置修正 后的欠采样信号，然后，所述数字修正单元采用一滤波响应函数Fm(e^)的滤波器，对偏置修 正后的欠采样信号进行滤波，并对滤波后的M个欠采样信号进行求和运算，得到数字信号y [n]，其中，数字信号y[n]的频谱Y(e^)的表达式为：其中，Yem(eJ )表不I朋且||》心心人江口丄yiV'IT。。，乂了 |口 3ッッ~^ H3。3. 根据权利要求2所述的TIADC系统，其特征在于，所述M个滤波器中每个滤波器采用多 相滤波器结构并行地对相应的采样信号进行滤波，并可W在FPGA中实现实时修正。4. 根据权利要求1所述的TIADC系统，其特征在于，所述数字修正单元对每一个采样信 号进行交替抽取，W将每一个所述采样信号抽取为L个并行数据，从而将M个采样信号抽取 为M X L个并行数据流，并且，所述数字修正单元W数值M X L为参数，通过数值计算方法构造 M X L个滤波器，所述M X L个滤波器采用多相结构，并行地对每一个并行数据流进行滤波，并 可W在FPGA中实现实时修正，L为大于1的整数。5. -种TIADC方法，用于对输入的模拟信号进行并行交替模拟数字变换，并修正宽频带 模拟信号输入下TIADC系统通道间的失配误差，W生成欠采样数字信号，适用于欠采样模拟 数字变换中的宽频带模拟信号输入下通道间失配误差的修正，其特征在于，方法包括： 51, 对所述模拟信号进行分路，得到M个分路信号，其中，M为大于1的整数； 52, 产生M个不同相位的时钟信号； 53, 分别接收M个分路信号和M个不同相位的时钟信号，并根据所述时钟信号对所述分 路信号进行欠采样，得到M个欠采样数字信号； S4，分别对所述M个欠采样数字信号进行处理，W修正所述M个欠采样信号中的随输入 信号频率变化而变化的通道间失配误差，并对修正后的M个欠采样信号进行求和运算，得到 欠采样数字信号。6. 根据权利要求1所述的TIADC方法，其特征在于，所述步骤S4中，W数值M为参数，基于 完美重构理论，并通过数值计算方法构造与所述M个欠采样信号一一对应的M个滤波器，对 所述M个采样信号进行滤波，从而修正所述M个采样信号中的随输入信号频率变化而变化的 通道间失配误差，其中，所述欠采样信号xm[n]的表达式为： Xm[n] =Um(tn) =gmllin(n ? Tl+m ? Ts+ A tm)+ A Om, 其中，Uin(t)表示系统输入信号，Um(t)表示输入信号经过分路后的第m路信号，tn表示采 样时刻，Xm[n]表示采样数字信号，Tl和Ts分别表示分路采样率和系统采样率，Agm、Atm和A Om分别表示各分路增益误差、采样时钟相位误差和偏置误差，且A gm和A U随着输入信号频 率变化而变化。 所述步骤S4中，先通过减法操作对上述中的偏置误差A Om进行消除，得到偏置修正后的 欠采样信号，然后，采用一滤波响应函数Fm(e^)，对偏置修正后的欠采样信号进行滤波，并 对滤波后的M个欠采样信号进行求和运算，得到数字信号y[n]，其中，数字信号y[n]的频谱Y (e^)的表达式为：其中，Yem(ej。）巧不佩置修止后乂绘巧M借上乂样的数子信巧颗谱。7. 根据权利要求6所述的TIADC方法，其特征在于，所述M个滤波器中每个滤波器采用多 相结构并行地对相应的采样信号进行滤波，并可W在FPGA中实现实时修正。8. 根据权利要求7所述的TIADC方法，其特征在于，所述步骤S4包括:对每一个采样信号 进行交替抽取，W将每一个所述采样信号抽取为L个并行数据，从而将M个采样信号抽取为M X L个并行数据，并且，对应的M X L个滤波器采用多相结构，并行地对每一个并行数据流进 行滤波，并可W在FPGA中实现实时修正，L为大于1的整数。
【文档编号】H03M1/10GK105915221SQ201610220818
【公开日】2016年8月31日
【申请日】2016年4月8日
【发明人】赵雷, 高兴顺, 刘树彬, 安琪
【申请人】中国科学技术大学