CMOS图像传感器及其图像数据的传输方法与流程

本发明涉及图像传感器领域，具体为一种CMOS图像传感器及其图像数据的传输方法。

背景技术：

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD（Charge Coupled Device，电荷耦合元件）和CMOS（Complementary Metal-Oxide Semiconductor，金属氧化物半导体元件）两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间、日渐缩小的像素尺寸和大规模生产的低成本效应。

随着CMOS技术在大规模生产中的应用，基于CMOS技术的许多产品在成本方面体现出越来越多的优势。尤其随着CMOS技术特征尺寸的不断降低（scaling down），单位面积芯片的成本也在不断减小。因此，得益于此，基于CMOS技术的图像传感器比CCD图像传感器表现出更强的竞争力。

CMOS图像传感器的重要发展方向之一就是其向大像素、高分辨率图像传感器领域发展，主要的表现在于CMOS图像传感器的分辨率不断提高，而分辨率的提高将会带来图像传输速度的下降。然而，对于某些视频应用来说，不仅要求CMOS图像传感器的分辨率不断提高，而且要求CMOS图像传感器的全画幅数据读出速率也不断提高。例如，对于一个1080p高清和VGA格式的CMOS图像传感器芯片来说，两个都要求有每秒25帧以上的数据传输速率，但是显然，1080p高清的数据读出速率要远高于VGA格式。

传统的CMOS图像传感器的图像数据传输方法只能将一行像素的数据经读取模拟信号、转换为数字信号、数字信号输出全部完成后，再进行下一个像素的数据的读取、转换和输出，整个图像的数据传输速度受到了限制。

因此，我们需要提出一种应用于CMOS图像传感器的高速数据传输方法，以有效提高CMOS图像传感器的图像数据的传输速率。

技术实现要素：

本发明的主要目的在于克服现有技术的缺陷，提供一种数据传输速度较快的CMOS图像传感器。

为达成上述目的，本发明提供一种CMOS图像传感器，包括由多个像素单元组成的像素阵列，所述像素阵列包括2M行和2N列；行选择控制模块，与所述像素阵列的各行相连，用于将所述像素阵列的行划分为第一组和第二组并同时选定所述第一组第i行和所述第二组第p行；两个模数转换模块，每一所述模数转换模块包括与所述像素阵列的各列对应相连的2N个列级ADC及与所述列级ADC对应相连的2N个串连的移位寄存器，所述2N个列级ADC用于并行读取所述选定的一行中每一个像素的模拟信号并转换为数字信号；所述2N个移位寄存器用于储存所述数字信号并将所述数字信号串行输出；信号合并处理模块，与所述两个模数转换模块相连，将所述两个模数转换模块输出的两组数字信号进行合并处理；以及时序控制模块，与所述行选择控制模块及所述模数转换模块相连，在所述第一组第i行和所述第二组第p行像素的数字信号全部输出之前，发出触发信号至所述行选择控制模块触发其同时选定所述第一组的第j行和所述第二组的第q行；其中M，N为正整数；i，j，p，q为小于M的整数，i不等于j，p不等于q。

优选的，每一所述列级ADC包括读取单元和转换单元；所述模数转换模块的2N个所述读取单元用于并行读取所选定的一行的像素的模拟信号，所述模数转换模块的2N个所述转换单元用于将所述模拟信号转换为数字信号。

优选的，所述时序控制模块与所述模数转换模块的2N个转换单元相连，在所述第一组第i行和所述第二组第p行像素的模拟信号转换为数字信号完成之前，发出所述触发信号至所述行选择控制模块，触发其同时选定所述第一组的第j行和所述第二组的第q行。

优选的，所述行选择控制模块包括第一行选择控制器和第二行选择控制器，所述第一行选择控制器与所述第一组的行相连，所述第二行选择控制器与所述第二组的行相连，所述时序控制模块分别与所述第一行选择控制器和所述第二行选择控制器相连。

优选的，所述第一组为奇数行，所述第二组为偶数行。

优选的，所述CMOS图像传感器还包括图像色彩处理模块，用于对所述信号合并处理模块处理的信号进行图像色彩化。

本发明进一步提供一种CMOS图像传感器图像数据的传输方法，其中所述CMOS图像传感器包括由多个像素单元组成的具有2M行和2N列的像素阵列，所述方法包括：将所述像素阵列的行平均分为第一组和第二组；同时选定所述第一组的第i行和所述第二组的第p行；在第k个读取转换时间段同时读取所述第一组的第i行和所述第二组的第p行像素的模拟信号并转换为数字信号；在第k个输出时间段同时输出所述第一组的第i行和所述第二组的第p行像素的数字信号；在所述第k个输出时间段结束之前同时选定所述第一组的第j行和所述第二组的第q行；在第k+1个读取转换时间段内同时读取所述第一组的第j行和所述第二组的第q行像素的模拟信号并转换为数字信号；其中所述第k个输出时间段出现在所述第k个读取转换时间段结束时；其中M为正整数，k为正整数；i，j，p，q为小于M的整数，i不等于j，p不等于q。

优选的，所述读取转换时间段包括读取时间段及转换时间段，所述传输方法包括：将所述像素阵列的行平均分为第一组和第二组；同时选定所述第一组的第i行和所述第二组的第p行；在第k个读取时间段同时读取所述第一组的第i行和所述第二组的第p行像素的模拟信号；在第k个转换时间段将所述模拟信号转换为数字信号；在第k个输出时间段同时输出所述第一组的第i行和所述第二组的第p行像素的数字信号；在所述第k个读取时间段结束之前同时选定所述第一组的第j行和所述第二组的第q行；在第k+1个读取时间段同时读取所述第一组的第j行和所述第二组的第q行像素的模拟信号；其中所述第k个输出时间段出现在所述第k个转换时间段结束时。

优选的，所述第一组为奇数行，所述第二组为偶数行。

优选的，所述传输方法还包括将输出的所述数字信号进行合并处理。

本发明的优点在于超宽带射频发射机和接收机能够在单位时间周期内传输多位数据流，大幅提高了数据流传输速度。

附图说明

图1为本发明一实施例CMOS图像传感器的功能方块图；

图2为本发明一实施例CMOS图像传感器的示意图；

图3为本发明一实施例CMOS图像传感器图像数据传输的时序图；

图4为本发明另一实施例CMOS图像传感器的局部示意图；

图5为本发明另一实施例CMOS图像传感器图像数据传输的时序图；

图6为本发明另一实施例CMOS图像传感器的功能方块图；

图7为本发明一实施例CMOS图像传感器的示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明通过新型的CMOS图像传感器实现高速的图像数据传输。图1和图2所示为本发明的CMOS图像传感器的示意图和功能方块图。请同时参考图1和图2，CMOS图像传感器包括由多个像素单元组成的像素阵列10，行选择控制模块20，两个模数转换模块30，31，时序控制模块40以及信号合并处理模块50。在本实施例中，对于该CMOS图像传感器来说像素阵列的行数为1080行、列数为1920列。CMOS图像传感器的行选择控制模块20与像素阵列的各行相连，在实际操作中，其将像素阵列10的行划分为第一组和第二组，并同时在两组中各选定一行。在本实施例中，是将像素阵列的奇数行分为第一组，将偶数行分为第二组。当然在其他实施例中，也可将像素阵列的前一半的行数作为第一组，后一半的行数作为第二组，本发明并不限于此。两个模数转换模块30、31均包括与像素阵列列数相同的1920个列级ADC301、311，以及与列级ADC相连的1920个串行的寄存器401，411。这些列级ADC301、311与像素阵列的各行对应相连，并行读取所选定的行中的像素的模拟信号并转换为数字信号。寄存器模块与列级ADC一一对应相连，用于储存列级ADC所转换的数字信号并输出至下一个移位寄存器。如图2所示，假设行选择控制模块20同时选定第1行和第2行，则模数转换模块30的列级ADC1～列级ADC1920同时读取第1行第1～1920列的像素数据并转换为数字信号，之后传递给与列级ADC相连的移位寄存器SR1～SR1920。接着，移位寄存器SR1将其储存的数字信号传递给移位寄存器SR2，同时移位寄存器SR2将列级ADC2所转换的数字信号传递给移位寄存器SR3，……，最终第1行的各列的数字信号将依次全部传递至输出端。于此同时，第2行的各列的数字信号同样依次全部输出。信号合并处理模块50与两个模数转换模块相连，将其输出的数字信号进行合并处理，并最终交给图像色彩处理模块进行图像色彩优化。

由以上可知，本发明的CMOS图像传感器通过行选择控制模块及两个模数转换模块，可同时对像素阵列两行的图像数据进行并行读取，转换和输出，因此像素的处理速度提高了一倍。

为了进一步改善像素数据的传输速度，本发明的CMOS图像传感器还包括时序控制模块40。时序控制模块40与行选择控制模块20及模数转换模块30，31相连，用于发出触发信号S1以触发行选择控制模块20执行行选功能，从而使得行选择控制模块在前一次选定的行像素数据全部输出之前，就开始执行下一行的行选功能。因此，藉由时序控制模块，本发明无需等前一次选定行的图像数据全部传输完毕后（包括模数转换模块执行读取转换，输出的步骤）后才进行下一次传输，能够有效节省图像数据的传输时间，提高了传输效率。

以下将详细说明本发明CMOS图像传感器的数据传输方式。请参考图3，其所示为图像数据传输的时序图。假设在t1时刻行选择控制模块20选定第1行和第2行，则模数转换模块30、31的全部列级ADC301，311在读取转换时间段TA内对第1行和第2行的所有像素并行读取并转换为数字信号，并在t2时刻交给移位寄存器302，312。移位寄存器302，312在输出时间段TB内将这些数字信号串行输出给信号合并处理模块60。需要注意的是，在输出时间段TB结束之前，时序控制模块即发出触发信号S1来触发行选择控制模块，使行选择控制模块继续同时选定第3行和第4行，数模转换模块与此同时开始并读入转换第3行和第4行的像素模拟信号，从而进行第3行和第4行数据的传输。当然，本发明的行选择控制模块触发时，可在同一组中任意选择某一行，而并不限于以上述顺序进行。较佳的，时序控制模块在t2时刻，即输出时间段TB开始时即触发行选择控制模块，从而可最大限度的提高数据传输速度。如图3所示，当要进行第1行至第6行数据的传输时，所需的时间为3TA+TB。

在上述基础上，本发明的另一实施例还提供了数据传输效率更高的CMOS图像传感器及数据传输方法。

请参考图4，每一个列级ADC311还包括读取单元311a和转换单元311b。读取单元311a用于读取相应像素的模拟信号，转换单元311b则将模拟信号转换为数字信号。各读取单元311a并行地读取一行像素各列的模拟信号，各转换单元311b则并行转换这些模拟信号。时序控制模块40与各转换单元311b相连，用以在前一次选定行的像素数据的模拟信号至数字信号的转换完成之前，触发行选择控制模块执行下一行的行选功能。

请参考图5，其所示为本实施例图像数据传输的时序图。假设在t1时刻行选择控制模块20选定第1行和第2行，则列级ADC301、311的各读取单元在读取时间段TA1内对第1行和第2行的所有像素并行读取，转换单元在转换时间段TA2内并行转换为数字信号，并在t2时刻交给移位寄存器302、312。其中TA1+TA2=TA。移位寄存器302、312在输出时间段TB内将这些数字信号全部串行输出给信号合并处理模块50。本实施例中，在转换时间段TA2结束之前，时序控制模块即发出控制信号触发行选择控制模块，使行选择控制模块继续同时选定第3行和第4行，读取单元与此同时开始读入第3行和第4行的像素模拟信号，从而进行第3行和第4行数据的传输。较佳的，时序控制模块在t2’时刻，转换时间段TA2开始的同时就触发行选择控制模块，从而可最大限度的提高数据传输速度。如图5所示，当要进行第1行至第6行数据的传输时，所需的时间为2TA1+TA+TB，相较于前一实施例，显然能够实现更快的图像数据的传输速度。

请参考图6及图7，其所示为本发明另一实施例的CMOS图像传感器。本实施例的CMOS图像传感器与上述实施例的区别在于，行选择控制模块包括第一行选择控制器21和第二行选择控制器22，第一行选择控制器21与像素阵列10第一组的行（如奇数行）相连，在第一组中选定一行；第二行选择控制器22与像素阵列10第二组的行（如偶数行）相连，在第二组中选定一行。时序控制模块40分别与第一行选择控制器21和第二行选择控制器22相连，用以发出触发信号S1以触发其执行行选功能。

如图7所示，行选择控制器21，22以及模数转换模块30，31相对于像素阵列10对称分布，像素阵列10位于CMOS图像传感器中心，从而提供了更为合理的布局方式。CMOS图像传感器图像数据的传输方式与上述实施例相同，在此不多加赘述。

综上所述，本发明的CMOS图像传感器通过行选择控制模块及两个模数转换模块，可同时对像素阵列两行的图像数据进行并行读取，转换和输出，因此像素的处理速度提高了一倍。此外，通过时序控制模块还可进一步提升图像数据的传输速度。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。