29]可穿戴式眼镜300可包含控制器305且控制器305可包含具有硬件、固件、及/或软件逻辑的集成电路。控制器305可用以接收、发射及处理数据。控制器305可接收及处理图像数据并基于软件算法产生图像。控制器305可定位于不同于右镜脚340的一或多个位置。
[0030]图4说明根据本发明的实施例的包含数字成像装置的元件的实例方框图。在所说明实施例中，第一像素组420、第二像素组430、第三像素组440及第四像素组450分别耦合到第一控制电路419、第二控制电路429、第三控制电路439及第四控制电路449。应了解，在一个实施例中，第一控制电路419、第二控制电路429、第三控制电路439及第四控制电路449可共享电组件且可被认为是单一控制电路模块。在所说明实施例中，第一控制电路419、第二控制电路429、第三控制电路439及第四控制电路449耦合以分别接收第一图像捕获信号418、第二图像捕获信号428、第三图像捕获信号438及第四图像捕获信号448。
[0031]快门控制器405经耦合以发射图像捕获信号。快门控制器405经耦合以通过发送第一图像捕获信号418到第一控制电路419来起始第一像素组420的第一曝光期，从而促进了所述第一曝光期。快门控制器405还发射图像捕获信号428、438及448到控制电路429,439及449以分别促进像素组430、440及450的第二、第三及第四曝光期。
[0032]在所说明实施例中，第一读出电路421从第一像素组420中读出第一图像数据，及读出电路431、441及451类似地用以读出来自第二、第三及第四像素组的第二、第三及第四图像数据。图像处理逻辑490接收来自相应读出电路的第一图像422、第二图像432、第三图像442及第四图像452以做进一步处理。图像处理逻辑490可包含处理器及存储器以编辑、处理及组合图像数据。应了解，在一个实施例中，第一读出电路421、第二读出电路431及第三读出电路441可共享电组件且可被认为是单一读出电路模块。在所说明实施例中，第一像素组420、第二像素组430、第三像素组440及第四像素组450安置于图像传感器201或202中且其它电路不与图像传感器201相集成。在一个实施例中，图像传感器201或202包含所说明控制电路及读出电路。本发明的其它图可能未具体展示与每一像素组相关联的控制电路及读出电路，但如图4的描述中所描述，每一像素组可包含控制电路及读出电路。
[0033]图5说明根据本发明的实施例的用图像传感器产生高动态范围(“HDR”)图像的实例方框图及实例时序图。图5展示面向实质上相同的方向并接收图像光503的第一像素组520、第二像素组530、第三像素组540及第四像素组550。第一像素组520、第二像素组530、第三像素组540及第四像素组550可为与图像传感器201及202相结合而展示的像素组的实例。在所说明实施例中，第一图像捕获信号518使第一像素组520曝露于图像光503历时第一曝光期，所述第一曝光期的持续时间小于其它像素组的曝光期。类似地，第二图像捕获信号528、第三图像捕获信号538、及第四图像捕获548使相应像素组曝光不同的持续时间。所述图像捕获信号可来自快门控制器405。在所说明实施例中，所述第一、第二、第三及第四曝光期在时间Tstakt开始，这意味着至少部分地同时捕获图像522、532、542及552。如果摄影师希望捕获运动场景，那么所述半同时图像捕获在与包含连续捕获图像的HDR图像产生方法相比时是有利的。连续捕获图像(一个接着一个)以生成HDR图像具有以下固有风险:场景中的物体移动得太快以致不能有效使用HDR算法。
[0034]HDR算法逻辑590接收来自相应像素组的第一图像522、第二图像532、第三图像542、及第四图像552并产生HDR图像595。在接收所述图像之后，HDR算法逻辑590可使用已知的HDR方法智能地组合所述图像以产生HDR图像595。应了解，HDR算法逻辑590可需要对第一图像522、第二图像532、第三图像542及第四图像552执行某些其它附加算法以产生HDR图像595。举例来说，如果所述第一、第二、第三及第四像素组面向实质上相同的方向且对实质上相同的场景或视野成像，那么HDR算法逻辑590可需要裁剪接收到的图像以产生相同视野的HDR图像595。
[0035]图6说明根据本发明的实施例的用图像传感器产生高帧速率视频的实例方框图及实例时序图。图6展示面向实质上相同的方向并接收图像光503的第一像素组620、第二像素组630、第三像素组640、及第四像素组650。第一像素组520、第二像素组530、第三像素组540、及第四像素组550可为与图像传感器201及202相结合而展示的像素组的实例。在所说明实施例中，第一图像捕获信号618、第二图像捕获信号628、第三图像捕获信号638及第四图像捕获信号648起始其相应的像素组的曝光期(连续地)。在这个实施例中，第一像素组620捕获图像，接着第二像素组630捕获图像，接着第三像素组640捕获图像，接着第四像素组650捕获图像。
[0036]图像处理逻辑690从所述像素组接收这些图像并使用所述图像产生高帧速率视频695。图像处理逻辑690经耦合以输出通过交织从所述像素组接收到的像素数据的至少一部分产生的高帧速率视频695。举例来说，来自第一像素组620的第一像素数据、来自第二像素组630的第二像素数据、来自第三像素组640的第三像素数据及来自第四像素组650的第四像素数据可被交织以产生高帧速率视频695。应了解，图像处理逻辑690可需要对所述接收到的图像执行某些其它附加的算法以产生高帧速率视频695。举例来说，如果所述第一、第二、第三及第四像素组面向实质上相同的方向且对实质上相同的场景或视野成像，那么图像处理逻辑690可需要裁剪所述接收到的图像以产生高帧速率视频695。举例来说，图像处理逻辑690可需要将第二像素数据与第一像素数据及第三像素数据比较以在高帧速率视频695中完成第二图像之前确定所述图像之间的视野共同性。
[0037]使用两个或两个以上像素组以产生高帧速率视频比使用单个像素组或像素阵列产生高帧速率视频更具有潜在优势，这是因为视频的帧速率将不必受像素组的像素读出时间限制。在一个实例中，四个像素组每秒捕获30帧。随着图像处理逻辑690交织来自每一像素组的像素数据，高帧速率视频可能为每秒120帧。如果图像传感器201或202只具有以每秒30帧的速率捕获图像的三个像素组，那么图像处理逻辑可交织所述像素数据及可能广生每秒90帧的尚帧速率视频。
[0038]图7说明根据本发明的实施例的用图像传感器产生HDR高帧速率视频的实例方框图及实例时序图。图7展示面向实质上相同的方向并接收图像光503的第一像素组620、第二像素组630、第三像素组640、及第四像素组650。在所说明实施例中，第一图像捕获信号718使第一像素组620暴露在图像光503下的持续时间比第二图像捕获信号728使第二像素组630暴露在图像光503下的持续时间短。同样在所说明实施例中，在第二像素组630暴露到图像光503下之后，第三图像捕获信号738使第三像素组640暴露到图像光503下。第三图像捕获信号738使第三像素组640暴露在图像光503下的持续时间比第四图像捕获信号748使第四像素组650暴露到图像光503下的持续时间短。本质上，第一像素组620及第二像素组630捕获用于第一合成图像(例如，第一 HDR图像756)的图像数据，且第三像素组640及第四像素组捕获用于第二合成图像(例如，第二 HDR图像758)的图像数据，所述图像数据是在用以产生所述第一合成图像的所述图像数据之后被捕获。
[0039]在所说明实施例中，第一 HDR处理逻辑755接收来自第一像素组620的第一像素数据及接收来自第二像素组630的第二像素数据，并产生合成图像(例如第一 HDR图像756) ?第二 HDR处理逻辑757接收来自第三像素组640的第三像素数据及接收来自第四像素组650的第四像素数据，并产生合成图像(例如第二 HDR图像758)。仍然参考所说明实施例，图像处理逻辑790接收第一 HDR图像756及第二 HDR图像758并交织所述HDR图像(或所述HDR图像的经编辑版本)到HDR高帧速率视频795中。图像处理逻辑790可需要对第一 HDR图像756及第二 HDR图像758执行附加的算法以产生HDR高帧速率视频795，例如裁剪所述接收到的HDR图像。应了解，第一 HDR处理逻辑755、第二 HDR处理逻辑757及图像处理逻辑790可组合成一个处理器、现场可编程门阵列(“FPGA”)，或以其它方式组合。应了解，可在组合所述第一、第二、第三、及第四像素数据到包含在HDR高帧速率视频795内的HDR图像之前对所述像素数据执行附加的算法。
[0040]图8说明根据本发明的实施例的用图像传感器产生有扩大视野的图像的实例方框图及实例时序图。图8展示接收图像光503的第一像素组821、第二像素组822、第三像素组823及第四像素组824。第一像素组821具有部分重叠第二像素组822的第二视野的第一视野。第三像素组823具有部分重叠第二像素组822的第二视野的第三视野，及第四像素组824具有部分重叠第三像素组823的第三视野的第四视野。