半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体装置，该半导体装置与验证处理、加密处理等的安全装置相关联，对以该装置为对象的特定攻击采取对策。
【背景技术】
[0002]近年来，随着以移动电话为代表的插入设备的网络化，为了保持在插入设备中处理的数据的隐匿性或完整性以及验证插入设备自身，插入设备进行与信息安全有关的处理的必要性增大。这些与信息安全有关的处理是利用加密算法或验证算法实现的。
[0003]执行加密算法或验证算法的大前提是各个设备“安全地”进行计算。其中，“安全”是指能够正当利用该设备的人员以外的人员难以进行密钥信息的读取或篡改。为此，要求计算内容对于介入到设备自身的攻击者也保密的安装方式。
[0004]在这样的攻击中，有通过有意识地对该插入设备引发计算错误来尝试破解密码的攻击(以下，将这样的攻击称作“故障(fault)攻击”)。这样的故障攻击是通过物理刺激使对象电路引发计算错误，并观察其举动来进行密码破解的方法。错误插入方法多种多样，作为代表性的方法有对输入到电路的时钟信号插入尖峰的方法。已知包含这样的尖峰的时钟信号的结果是引起对象电路的错误动作。
[0005]在此之前已对故障攻击研究出了对策技术。对策技术大致分成两种。即，(i)计算错误的检测和(ii)异常状态的检测。(i)计算错误的检测是根据验算或错误检测码发现计算错误，并进行处理的中断或订正的方法。作为这样的方法的一例，例如可以举出专利文献1。
[0006]另一种(ii)异常状态的检测是通过搭载传感器等，检测有可能引起计算错误的异常的动作环境的方法。作为检测时钟信号的异常的方法，例如可以举出非专利文献1，作为检测激光照射等的方法，例如可以举出专利文献2。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1:日本特开2009-278576号公报
[0010]专利文献2:日本特开2004-206680号公报
[0011]专利文献3:日本特开昭63-310211号公报
[0012]非专利文献
[0013]非专利文献1:N.Selmane、S.Bhasin、S.Guilley、T.Graba、and J._L.Danger、“WDDL is Protected against Setup Time V1lat1n Attacks”，FDTC2009.
[0014]非专利文献2:Τ.Sugawara、Ν.Homma、Τ.Aok1、and A.Satoh、"High-performanceArchitecture for Concurrent Error Detect1n for AES Processors,,、IEICE Trans.Fundamentals of Electronics、Communicat1ns and Computer Sciences、Vol.E94—A、N0.10、pp.1971-1980、0ctober、2011.
[0015]非专利文献3:Υ.L1、K.Sakiyama、S.Gomisawa、T.Fukunaga、J.Takahash1、K.0hta:Fault Sensitivity Analysis.CHES 2010:320-334
【发明内容】
[0016]发明要解决的问题
[0017]但是，现有技术存在如下所述的问题。
[0018]如上所述，虽然已研究出了对策技术，但是存在现有的对策方法不能防止的情况，这仍作为问题而残留下来。关于(i)计算错误的检测，有可能不能检测特定的错误。作为一例，在非专利文献2中记述有在连续插入2次错误的情况下(定时双故障)，专利文献1的错误检测能力将会受到限定。
[0019]另外，例如已知在采用非专利文献3记载的被称作“故障敏感度分析”的攻击方法时，即使在进行了验算的情况下也能够受到攻击。
[0020]另一方面，关于(ii)异常状态的检测方法，要考虑基于激光照射等的错误照射在传感器中迂回。此外，还存在专利文献2记载的利用光传感器等检测激光照射的方法，但是，依旧存在漏掉局部照射的可能性。
[0021]另外，还存在专利文献3记载的用于检测局部的时钟异常的装置，但是，毕竟是用于处理通常电路的异常系统的发明，因而不能防止具有恶意的攻击者的故障插入。
[0022]对与现有技术有关的问题进行整理，能够举出以下所述的4个问题。
[0023](问题1)存在验算/错误检测码不能对抗的攻击方法(多重故障、故障敏感度分析等)。
[0024](问题2)传感器的迂回。
[0025](问题3)不能使用两个边缘。
[0026](问题4)不能使用标准单元构成。
[0027]首先说明问题1。基于验算/错误检测码的对策存在2个问题。第一个问题是有可能不能检测多重故障。在被同时插入了多个错误的情况下，不仅作为保护对象的计算，验算/错误检测码的计算也有可能同时错误。其结果是漏掉本来应该作为错误检测的情况，存在错误检测失败的可能性。
[0028]第二个问题是不能防止故障敏感度分析。以往的故障攻击是通过包含错误的输出分析来进行攻击。因此，只要检测错误并抑制错误的计算结果的输出，就能够采取对策。
[0029]但是，故障敏感度分析是仅使用计算错误/不错这样的信息进行攻击。这样的“错误/不错”的信息在验算/错误检测码的错误检测成功时也被输出到外部。因此，导致即使存在基于验算/错误检测码的对策，攻击也成立。
[0030]下面说明问题2。基于传感器的对策有可能不能检测局部的错误。S卩，存在适用对传感器不产生影响，仅对象电路出现错误这样的错误插入方法的可能性。
[0031]作为其中一例，说明基于时钟异常的局部错误。图8是在现有技术中示出时钟异常检测电路迂回的顺序的说明图。在一般的电路中，将从芯片外部供给的时钟信号通过时钟分配电路100进行放大后供给到各个电路。时钟异常检测电路101被安装于时钟分配电路100的一个端子。此时，要考虑保护对象电路102通过时钟分配电路100与不同于时钟异常检测电路的端子连接。
[0032]攻击者通过激光照射等手段对时钟分配电路100的局部施加物理性刺激103。其结果是，能够在不对时钟异常检测电路101带来刺激的情况下使保护对象电路102的时钟产生异常。此时，向时钟异常检测电路101供给的时钟是正常的，因而不能进行异常检测。
[0033]下面说明问题3。在与时钟同步地进行动作的电路中，检测时钟信号的上升、下降或者双方而进行动作。在非专利文献1记载的以往的检测时钟信号异常的方式中，在其结构上，只有在时钟的上升或下降中的任意状态时进行动作。因此，存在不能适用于使用时钟信号的上升和下降双方的电路的问题。
[0034]下面说明问题4。在通常的数字电路设计中，使用由半导体制造商提供的标准单元(通用电路部件)进行电路设计。但是，专利文献2、专利文献3的检测电路很难用标准单元构成。在不能用标准单元构成的情况下，将需要进行专用设计，其结果是设计成本和制造成本的上升成为问题。
[0035]本发明正是为了解决如上所述的问题而提出的，其目的在于，实现能够检测局部的时钟异常的半导体装置。
[0036]用于解决问题的手段
[0037]本发明的半导体装置具有:使能生成电路，其生成作为与时钟信号同步的脉冲串的使能信号，将使能信号供给到保护对象电路；以及第1异常检测电路，其根据时钟信号与由使能生成电路生成的使能信号的比较，检测由于对时钟信号导入了尖峰而引起的时钟定时的异常。
[0038]发明效果
[0039]根据本发明，具有能够根据与时钟信号同步的使能信号和时钟信号自身的逻辑运算检测被导入到时钟信号的尖峰的异常检测电路，由此，能够得到能够检测局部的时钟异常的半导体装置。
【附图说明】
[0040]图1是说明本发明的实施方式1的半导体装置的一种结构的图。
[0041]图2是用于说明本发明的实施方式1的使能生成电路的内部结构和动作的图。
[0042]图3是本发明的实施方式1的时钟缓存器产生错误时的说明图。
[0043]图4是表示本发明的实施方式1的异常检测电路的内部结构和动作的图。
[0044]图5是说明本发明的实施方式2的半导体装置的一种结构的图。
[0045]图6是说明本发明的实施方式3的半导体装置的一种结构的图。
[0046]图7是说明本发明的实施方式4的半导体装置的一种结构的图。
[0047]图8是表示在现有技术中时钟异常检测电路迂回的顺序的说明图。
【具体实施方式】
[0048]下面，使用【附图说明】本发明的半导体装置的优选实施方式。
[0049]实施方式1
[0050]图1是说明本发明的实施方式1的半导体装置的一种结构的图。本实施方式1的半导体装置构成为包含使能生成电路10、异常检测电路20 (相当于第1异常检测电路)，使用这些电路防止或者检测保护对象电路30的错误动作。
[0051]假设保护对象电路30包含在上升沿进行动作的寄存器31和在下降沿进行动作的寄存器32中的任意寄存器或者双方。在上升沿进行动作的寄存器31与使时钟信号和上升使能信号通过与门3的部件连接。在下降沿进行动作的寄存器32与使时钟信号和下降使能信号通过与门4的部件连接。
[0052]上升使能信号和下降使能信号是与时钟信号同步地由使能生成电路10生成的脉冲串，详情后述。从外部通过时钟缓存器1、2向使能生成电路10和异常检测电路20提供时钟信号。
[0053]下面，说明在图1的电路结构中时钟信号被插入了错误时的举动。错误有可能产生于时钟缓存器1、2或者其双方。在时钟缓存器1被插入了尖峰的情况下，存在能够被与门3、4阻止的可能性。
[0054]另一方面，在时钟缓存器2被插入了尖峰的情况下，能够通过异常检测电路20进行检测。异常的阻止/检测方法的详细情况将在后面进行说明。另外，在时钟缓存器1、2双方同时产生了错误的情况下，也能够分别进行相同的异常检测。
[0055]图2是用于说明本发明的实施方式1的使能生成电路10的内部结构和动作的图。使能生成电路10由寄存器11、12、延迟电路13、14以及异或门15、16构成。并且，具有这种结构的使能生成电路10从外部取得时钟信号，输出上升