专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种经凸点(bump)将半导体芯片安装于膜上凸点(BOFBump On Film)等中使用的带载(tape carrier)基板的导体布线上的半导体器件及其制造方法。
背景技术：
在液晶驱动器等中使用的BOF等封装中，在安装半导体芯片的布线基板中，使用聚酰亚胺等带状基材。图9是表示BOF一例的局部截面图。BOF构造成在柔软的带载基板21上搭载半导体芯片22，由密封树脂23来保护，主要用于平板显示器的驱动用驱动器。带载基板21具有柔软的绝缘性膜基材24、形成于绝缘性膜基材24表面上的导体布线25、和形成于导体布线25上的凸点26，作为主要要素。根据需要，在导体布线25上形成金属电镀覆膜和作为绝缘树脂的焊锡抗蚀剂层。凸点26配置在半导体芯片22中对应于电极27的位置上，带载基板21上的导体布线25与半导体芯片22上的电极27经凸点26连接。
通常，使用聚酰亚胺作为膜基材24，使用铜作为导体布线25。凸点26事先形成于导体布线25上。作为表示带载基板21一部分的斜视图的图10中，示出带载基板21的构造。如图10所示，在膜基材24上整列设置多条导体布线25，在各导体布线25上形成凸点26。凸点26具有，横切导体布线25时、横贯导体布线25两侧区域的截面形状。
为了在带载基板21的导体布线25上形成凸点26，例如使用日本专利特开2004-327936号公报中记载的方法。参照图11来说明该带载基板的制造方法工序。
图11(a1)-(f1)是表示现有例的制造工序中的膜基材的局部平面图。图11(a2)-(f2)分别是对应于图11(a1)-(f1)的截面图。在沿图11(a1)的A-A线的位置示出各截面图。该制造工序是利用金属电镀来形成凸点时的实例。
首先，如图11(a1)所示，准备在表面整列形成有多个导体布线25的膜基材24。在该膜基材24的整个面中，如图11(b1)所示，形成光致抗蚀剂28。之后，如图11(c1)所示，使凸点形成用的曝光掩膜29面对形成于膜基材24中的光致抗蚀剂28的上部。曝光掩膜29的透光区域29a具有沿多个导体布线25的整列方向横切多个导体布线25地连续的长孔形状。通过曝光掩膜29的透光区域29a曝光并显影，从而如图11(d1)所示，在光致抗蚀剂28中，横切导体布线25的长孔状图案28a开口。由此，导体布线25的一部分露出于长孔状图案28a中。之后，通过光致抗蚀剂28的长孔状图案28a，对导体布线25的露出部分实施金属电镀，如图11(e1)所示，形成凸点26。之后，若去除光致抗蚀剂28，则如图11(f1)所示，得到在导体布线25中形成了凸点26的带载基板21。
如上所述，通过形成于光致抗蚀剂28中的长孔状图案28a对导体布线25的露出部分实施金属电镀，由此可容易形成图10所示形状的凸点26。这是因为在图11(e1)的工序中，不仅导体布线25的上面，其侧面也露出，横贯导体布线25的露出面整体而形成电镀。
在由铜形成凸点26的情况下，作为金属电镀的一例，使用硫酸铜作为电镀液，在0.3-5A/dm2的条件下执行电解电镀。
如上所述，在整列设置多个导体布线25的带载基板21上，当安装半导体芯片22时，执行图12所示的接合工序。首先，如图12A所示，使半导体芯片22与带载基板21面对。此时，在带载基板21上事先涂布密封树脂23，执行电极27与凸点26的位置对准。之后，对结束位置对准后的半导体芯片22与带载基板21，如图12B所示，执行接合工序。即，从半导体芯片22的背面使接合工具(未图示)抵接，施加负荷与超声波振动，使电极27与凸点26接合。
但是，在这种连接方法中，通过向半导体芯片22施加超声波振动，在半导体芯片22的电极27下产生裂纹等损伤。
发明内容
本发明为了解决上述问题而做出，其目的在于提供一种半导体器件，该半导体器件构造成降低经导体布线的凸点与半导体芯片的电极的接合工序造成的、在半导体芯片电极处的接合损伤的产生。
本发明第1构成的半导体器件具备带载基板和搭载于所述带载基板上的半导体芯片，其中所述带载基板具有柔软的绝缘性膜基材、设置在所述膜基材上的多条导体布线、和以覆盖所述各导体布线的上表面和两侧面的状态形成的布线凸点，所述半导体芯片的电极经所述布线凸点与所述导体布线连接。为了解决上述问题，在所述半导体芯片的所述电极上形成电极凸点，所述半导体芯片的电极通过所述布线凸点与所述电极凸点的接合，与所述导体布线连接，所述电极凸点的硬度比所述布线凸点的硬度高。
本发明第2构成的半导体器件具备带载基板和搭载于所述带载基板上的半导体芯片，其中所述带载基板具有柔软的绝缘性膜基材、设置在所述膜基材上的多条导体布线、和形成于所述各导体布线上的布线凸点，所述半导体芯片的电极经所述布线凸点与所述导体布线连接。为了解决上述问题，在所述半导体芯片的所述电极上形成电极凸点，所述半导体芯片的电极通过所述布线凸点与所述电极凸点的接合，与所述导体布线连接，所述电极凸点的硬度比所述布线凸点的硬度低。
根据本发明的半导体器件的制造方法，在带载基板上搭载半导体芯片，所述带载基板具有柔软的绝缘性膜基材、设置在所述膜基材上的多条导体布线、和在所述各导体布线上形成的布线凸点，通过将形成于所述半导体芯片的电极上的电极凸点与所述布线凸点接合，连接所述半导体芯片的所述电极与所述导体布线，为了解决上述问题，所述电极凸点与所述布线凸点中的任意一个由硬度比另一个高的材质形成；执行所述半导体芯片与所述带载基板的位置对准，以使所述电极凸点与所述布线凸点相对置；接合所述电极凸点与所述布线凸点；通过从所述带载基板中未搭载所述半导体芯片的一侧、透过所述带载基板进行观察，来检查所述布线凸点与所述电极凸点的接合位置偏移。
图1是表示本发明第1实施方式的半导体器件的截面图。
图2是表示制造该半导体器件的工序的一部分的截面图。
图3是表示包含于该工序中的检查中的判定基准实例的截面图。
图4是表示本发明第1实施方式的半导体器件的另一实例的截面图。
图5是表示本发明第2实施方式的半导体器件的截面图。
图6是表示制造该半导体器件的工序的一部分的截面图。
图7是表示包含于该工序中的检查中的判定基准实例的截面图。
图8是表示本发明实施方式的带载基板的构造的斜视图。
图9是表示现有例的半导体器件的截面图。
图10是表示用于该半导体器件中的带载基板的构造的斜视图。
图11(a1)-(f1)是表示现有例的带载基板的制造工序的平面图，(a2)-(f2)分别是对应于(a1)-(f1)的截面图。
图12是表示制造该半导体器件的工序的一部分的截面图。
具体实施例方式
根据上述本发明的半导体器件的构成，半导体芯片的电极与导体布线接合时施加的超声波振动由于经电极凸点与布线凸点扩散，减轻施加于电极上的负荷，所以可降低对电极的损伤，使可靠性提高。
就上述第1构成的半导体器件而言，可构成为所述电极凸点由依次层叠的Ni层和Au层构成。
另外，可构成为所述电极凸点的尺寸比所述布线凸点小，所述电极凸点埋于所述布线凸点中。
或者，可构成为所述电极凸点的尺寸大于等于所述布线凸点的尺寸，并且，所述布线凸点变形。
就上述第2构成的半导体器件而言，可构成为所述布线凸点由依次层叠的Ni层和Au层构成。
另外，可构成为以覆盖所述带载基板的导体布线上表面和两侧面的状态形成所述布线凸点。
或者，可构成为以仅覆盖所述带载基板的导体布线的上表面、或仅覆盖上表面和两侧面中一个侧面的状态形成所述布线凸点。
另外，可构成为所述布线凸点的尺寸比所述电极凸点小，所述布线凸点埋于所述电极凸点中。
下面，参照附图来说明本发明的实施方式。
(第1实施方式)图1是表示本发明第1实施方式的半导体器件的截面图。与现有例相同的要素标以相同符号，省略重复说明。
如图1所示，在带载基板1上搭载半导体芯片2，利用填充于两者之间的间隙的密封树脂3固定。带载基板1具有柔软的绝缘性膜基材4、形成于其表面上的导体布线5、和形成于导体布线5上的布线凸点6。布线凸点6形成为覆盖导体布线5的上表面和两侧面。半导体芯片2具有电极7、形成于该电极7上的电极凸点8、和覆盖电极凸点8周围的电极7上的保护膜9。
搭载于带载基板1上的半导体芯片2的电极7，经电极凸点8和布线凸点6，与带载基板1的导体布线5连接。电极凸点8的尺寸比布线凸点6小，以埋于布线凸点6中的状态接合。
在上述构成中，电极凸点8由硬度比布线凸点6高的材料形成。因此，通过在接合时布线凸点6变形，缓冲施加于半导体芯片2上的应力。另外，由于电极凸点8的硬度高，没有接合引起的变形，所以接合负荷均匀施加于电极7上，故减轻对半导体芯片2的损伤。
由于布线凸点6的表面变化量大，所以破坏构成接合不良原因的布线凸点12表面的绝缘膜，获得实现良好接合的效果。另外，通过电极凸点8埋于布线凸点6中，即便发生带载基板1的热引起的膨胀收缩，也可得到充分的接合稳定。为了确实得到这种效果，布线凸点6的尺寸比电极凸点8的尺寸大是有效的，最好是，后者是前者的2倍以上。
布线凸点6的材质通常主要是利用电解电镀形成的Au/Cu或Au/Ni/Cu。作为电极凸点8的材质，通常是通过无电解电镀形成的Au/Ni凸点，但只要是可由无电解电镀形成的金属即可。因此，可考虑Pd、Pt、Cu等金属。凸点的硬度关系为，在维氏硬度下，布线凸点为100(Hv)以下，电极凸点为400(Hv)以上即可。最好是电极凸点8的硬度为布线凸点6的硬度的5倍以上。
图2是表示制造上述构成的半导体器件的工序的一部分的截面图。首先，如图2A所示，使半导体芯片2与带载基板1对置。此时，在带载基板1上事先涂布密封树脂3，执行电极凸点8与布线凸点6的位置对准。此时的位置对准通常利用半导体芯片2上的位置对准标志(未图示)与带载基板1上的位置对准标志(未图示)来进行。
之后，如图2B所示，对位置对准结束的半导体芯片2与带载基板1执行接合工序。即，从半导体芯片2的背面抵接接合工具10，使来自面对半导体芯片2背面的接合工具10的负荷增加，并且施加超声波振动，由此，使电极凸点8与布线凸点6接合。
之后，如图2C所示，执行确认凸点的接合状态的工序。由于带载基板1由具有透光性的材料形成，所以由检查摄像机11通过带载基板1，确认位置错开状态等接合状态。图3中示出由检查摄像机11确认的、布线凸点6与电极凸点8的位置错开量的不同的各种接合状态的图象。图3A-3C表示正常的接合状态。图3D表示接合异常的状态。此时的判定例如以电极凸点8相对于布线凸点6的宽度的偏出量(比例)为基准。这是因为在电极凸点8隐藏于布线凸点6中的范围内，电极凸点8整体与布线凸点6始终接触，所以认为连接强度和连接阻抗均匀。
本实施方式的半导体器件也可如图4所示构成。对与图1的半导体器件一样的要素标以相同符号，省略重复说明。
在该半导体器件中，电极凸点13的尺寸与布线凸点12的尺寸同等(图中示出同等的情况)。此时，由于电极凸点13的硬度比布线凸点12的硬度高，故通过接合使布线凸点12变形，但电极凸点13不埋于布线凸点12中。利用布线凸点12的变形，通过破坏成为接合不良原因的布线凸点12表面的绝缘膜、或增加接触面积，获得实现良好接合的效果。
另外，由于电极凸点13的尺寸为与布线凸点12的尺寸同等以上，所以即便布线凸点12的接合负荷变大，施加于半导体芯片2的电极7下部的负荷也被电极凸点13整体分散到电极7上。结果，减轻对电极7下或保护膜9的损伤。
此时，凸点的硬度关系为在维氏硬度下，布线凸点12为100(Hv)以下，电极凸点13为400(Hv)以上即可。最好是电极凸点13为布线凸点12的硬度的5倍以上。
作为凸点材料的实例，只要在电极凸点13中使用利用无电解电镀形成的Au/Ni，在布线凸点12中使用Au/Cu或Au即可。
(第2实施方式)图5是本发明第2实施方式的半导体器件的截面图。与图1的实施方式一样的要素标以相同符号，省略重复说明。
在本实施方式中，以覆盖带载基板1上的导体布线5的上表面和两侧面的方式形成的布线凸点14，以埋于形成在半导体芯片2的电极7上的电极凸点15中的状态接合。电极凸点15由硬度比布线凸点14低的材料形成。因此，通过接合时电极凸点15变形，缓和施加于半导体芯片2上的应力。另外，电极凸点15的硬度低，接合时变形，由此，接合负荷均匀施加于电极7上，所以减轻对半导体芯片2的损伤。
由于电极凸点15的表面的变化量大，所以破坏构成接合不良原因的凸点12表面的绝缘膜，得到良好的接合。另外，通过将布线凸点14埋于电极凸点15中，即便发生带载基板1的热引起的膨胀收缩，也可得到充分的接合稳定。为了确实得到这种效果，电极凸点15的尺寸比布线凸点14的尺寸大是有效的，最好是，前者是后者的2倍以上。
布线凸点14的材质由于通常由电解电镀形成，所以主要是Pd、Pt等金属或Au/Ni凸点。作为电极凸点15的材质，通常为通过电解电镀形成的SnAg类、SnPb类、SnCu类、SnZn类焊锡或Au/Cu电镀凸点或SnAgCu焊锡孔。另外，就焊锡材料而言，也可以在利用电解电镀形成凸点后，利用回流形成球状凸点。凸点的硬度关系为在维氏硬度下、布线凸点14的硬度为电极凸点15的硬度的5倍以上即可。最好是布线凸点14为400(Hv)以上，电极凸点15为100(Hv)以下。
图6是表示制造上述构成的半导体器件的工序的一部分的截面图。如图6A所示，使半导体芯片2与带载基板1相对置。此时，在带载基板1上事先涂布密封树脂3，执行电极凸点15与布线凸点14的位置对准。此时的位置对准通常利用半导体芯片2上的位置对准标志(未图示)与带载基板1上的位置对准标志(未图示)来进行。
之后，如图6B所示，对位置对准结束的半导体芯片2与带载基板1执行接合工序。即，从半导体芯片2的背面抵接接合工具10，使来自面对半导体芯片2背面的接合工具10的负荷增加，使电极凸点15与布线凸点14接合。接合时，向接合工具施加超声波振动。
之后，如图6C所示，执行确认凸点的接合状态的工序。由于带载基板1由具有透光性的材料形成，所以由检查摄像机11通过带载基板1，确认位置错开状态等接合状态。图7中示出由检查摄像机11确认的状态的图象。图7A-7C表示正常的接合状态。图7D表示接合异常的状态。此时的判定例如以布线凸点14相对于电极凸点15的宽度之偏出量(比例)为基准。这是因为在布线凸点14隐藏于电极凸点15中的范围内，电极凸点15与布线凸点14整体始终接触，所以认为连接强度和连接阻抗均匀。
图8中示出本发明实施方式中使用的带载基板1中的、导体布线5上的布线凸点的各种形状实例。图8A表示形成为覆盖导体布线5的上表面和两侧面的布线凸点16a。图8B表示形成为覆盖导体布线5的上表面和一个侧面的布线凸点16b。图18C表示形成为覆盖导体布线5的上表面一部分和一个侧面的布线凸点16c。图8D表示仅形成于导体布线5上表面的、平面形状为圆形的布线凸点16d。平面形状也可以是三角形以上的多边形。
权利要求
1.一种半导体器件，具备带载基板，具有柔软的绝缘性膜基材、设置在所述膜基材上的多条导体布线、和以覆盖所述各导体布线的上表面和两侧面的状态形成的布线凸点；和搭载于所述带载基板上的半导体芯片，所述半导体芯片的电极经所述布线凸点与所述导体布线连接，其特征在于在所述半导体芯片的所述电极上形成电极凸点，所述半导体芯片的电极通过所述布线凸点与所述电极凸点的接合，与所述导体布线连接，所述电极凸点的硬度比所述布线凸点的硬度高。
2.根据权利要求1所述的半导体器件，其特征在于所述电极凸点由依次层叠的Ni层和Au层构成。
3.根据权利要求1或2所述的半导体器件，其特征在于所述电极凸点的尺寸比所述布线凸点小，所述电极凸点埋于所述布线凸点中。
4.根据权利要求1或2所述的半导体器件，其特征在于所述电极凸点的尺寸与所述布线凸点同等或在其以上，且所述布线凸点变形。
5.一种半导体器件，具备带载基板，具有柔软的绝缘性膜基材、设置在所述膜基材上的多条导体布线、和形成于所述各导体布线上的布线凸点；和搭载于所述带载基板上的半导体芯片，所述半导体芯片的电极经所述布线凸点与所述导体布线连接，其特征在于在所述半导体芯片的所述电极上形成电极凸点，所述半导体芯片的电极通过所述布线凸点与所述电极凸点的接合，与所述导体布线连接，所述电极凸点的硬度比所述布线凸点的硬度低。
6.根据权利要求5所述的半导体器件，其特征在于所述布线凸点由依次层叠的Ni层和Au层构成。
7.根据权利要求5或6所述的半导体器件，其特征在于以覆盖所述带载基板的导体布线的上表面和两侧面的状态形成所述布线凸点。
8.根据权利要求5或6所述的半导体器件，其特征在于以仅覆盖所述带载基板的导体布线的上表面、或仅覆盖上表面和两侧面中一个侧面的状态形成所述布线凸点。
9.根据权利要求5至8中任意一项所述的半导体器件，其特征在于所述布线凸点的尺寸比所述电极凸点小，所述布线凸点埋于所述电极凸点中。
10.一种半导体器件的制造方法，在带载基板上搭载半导体芯片，其中所述带载基板具有柔软的绝缘性膜基材、设置在所述膜基材上的多条导体布线、和在所述各导体布线上形成的布线凸点；通过将形成于所述半导体芯片的电极上的电极凸点与所述布线凸点接合，连接所述半导体芯片的所述电极与所述导体布线，其特征在于所述电极凸点与所述布线凸点中的任意一个由硬度比另一个高的材质形成；执行所述半导体芯片与所述带载基板的位置对准，以使所述电极凸点与所述布线凸点相对置；接合所述电极凸点与所述布线凸点；通过从所述带载基板中未搭载所述半导体芯片的一侧、透过所述带载基板进行观察，来检查所述布线凸点与所述电极凸点的接合位置偏移。
全文摘要
本发明的半导体器件具备带载基板(1)和搭载于带载基板上的半导体芯片(2)，其中带载基板(1)具有柔软的绝缘性膜基材(4)、设置在膜基材上的多条导体布线(5)、和以覆盖各导体布线的上表面和两侧面的状态形成的布线凸点(6)，半导体芯片的电极(7)经布线凸点与导体布线连接。在半导体芯片的电极上形成电极凸点(8)，半导体芯片的电极经布线凸点与电极凸点的接合而与导体布线连接，电极凸点的硬度比布线凸点的硬度高。成为可减少经半导体芯片的电极与导体布线的凸点的连接工序造成的、对电极的接合损伤的产生的结构。
文档编号H05K1/18GK1851917SQ20061007779
公开日2006年10月25日 申请日期2006年4月24日 优先权日2005年4月22日
发明者松村和彦, 下石坂望 申请人:松下电器产业株式会社