埋入式元件电路板与其制作方法
【专利摘要】本发明公开一种埋入式元件电路板与其制作方法，该制作方法包含有下列步骤。提供一基材，具有一铜箔层、一承载层与一分离层，并利用一粘着剂固定一埋入式元件于基材之上；压合一第一绝缘胶片与一绝缘层于基材上，且第一绝缘胶片与绝缘层具有开孔对应于埋入式元件。涂布一绝缘胶至第一绝缘胶片与绝缘层的开孔中，使绝缘胶的高度约等于绝缘层的高度。压合一第二绝缘胶片与一金属层于绝缘胶与绝缘层之上，以形成一核心层。由基材上剥离承载层与分离层。其中，铜箔层上形成有至少一开口，以露出埋入式元件的第一端电极与第二端电极。此外，一种埋入式元件电路板也同时揭露于此。
【专利说明】埋入式元件电路板与其制作方法
【技术领域】
[0001]本发明涉及一种埋入式元件电路板与其制作方法，特别是涉及一种具有01005芯片式电阻/电容的埋入式元件电路板与其制作方法。
【背景技术】
[0002]随着科技的日新月异，电子产品的外观尺寸也越来越小。为了配合越来越小的电子产品，电路板的设计也日趋精密。
[0003]部分的电路板，可将电子元件，例如是有源元件(Active device)及无源元件(Passive device)等，埋入电路板的内层中，然后经由成导电孔等方式相互导通，称之为元件埋入式兀件电路板(Device embedded printed circuit board)。当兀件内置于电路板中后，其外层两面与一般的电路板并无差异，仍然可以搭载其他有源元件或无源元件而成为组装板。
[0004]然而，由于被埋入的电子元件的规格尺寸并不相同，而使得压合后易产生凹陷，以致于后续影像转移线路可能因此产生断路的问题。
[0005]此外，由于部分埋入式电子元件的尺寸十分的小巧，而利用导电孔连接时，也有可能产生对准不易，以致于造成接触不良的情况，然若进一步缩小导电孔的尺寸，则可能出现产品可靠度的问题。
[0006]因此，实有必要，进一步改善埋入小尺寸电子元件的埋入式元件电路板的产品可靠度，以及有效避免电路板产生凹陷的情况，并进一步降低影像转移线路的断路的问题。
【发明内容】
[0007]鉴于上述的先前技术中所述，由于元件埋入式元件电路板中被埋入的电子元件的规格尺寸并不相同，而使得压合后易产生凹陷，将造成后续影像转移线路可能因此产生断路的问题。另，由于部分小尺寸的埋入式电子元件，由于电极端子的尺寸十分的小，以致于与导电孔对准不易，容易造成接触不良的情况，但若是进一步缩小导电孔的尺寸，则可能出现产品可靠度的问题。
[0008]本发明的目的之一是提供一种埋入式元件电路板与其制作方法，以避免电路板产生凹陷的情况，并降低影像转移线路的断路的问题，进一步提高埋入式元件电路板的产品
可靠度。
[0009]根据以上所述的目的，本发明的一态样，是揭露一种埋入式元件电路板的制作方法，包含有下列步骤，首先，提供一基材，具有一铜箔层、一承载层与一分离层；利用一粘着剂固定一埋入式元件于基材之上，其中埋入式元件包含一第一端电极与一第二端电极；压合一第一绝缘胶片与一绝缘层于基材上，其中第一绝缘胶片与绝缘层具有开孔对应于埋入式元件；涂布一绝缘胶至第一绝缘胶片与绝缘层的开孔中，其中绝缘胶的高度约等于绝缘层的高度；压合一第二绝缘胶片与一金属层于绝缘胶与绝缘层之上，以形成一核心层；以及由铜箔层上，剥离承载层与分离层，其中，铜箔层上形成有至少一开口，以露出第一端电极与第二端电极。
[0010]在一实施例中，上述的埋入式元件电路板制作方法，更包含利用激光移除铜箔层，以形成开口，开口的长度大于宽度；以及去除开口中的粘着剂，以露出第一端电极与第二端电极。上述的开口的宽度介于25微米(ym)至50微米之间，长度大于50微米，较佳地开口的宽度介于25微米(m)至40微米之间，而长度大于100微米。
[0011]在一实施例中，上述的铜箔层也可在第一端电极与第二端电极上分别形成有两个以上的开口。上述的开口的直径约为25微米至50微米之间。
[0012]在一实施例中，上述的埋入式元件电路板制作方法，也可以在利用一粘着剂固定一埋入式元件于基材之上的步骤之前，利用激光形成开口铜箔层上。
[0013]在一实施例中，上述的埋入式元件电路板制作方法，还包含，利用激光形成开口于铜箔层上，且开口是一长条形开口，由第一端电极经一非电极区域，延伸至第二端电极，移除长条形开口中的粘着剂，以由长条形开口中，露出第一端电极、第二端电极以及一非电极区域；形成一电镀层；以及图案化电镀层，以形成一上方电路层、一下方电路层与两个导电窗，并且同时电性隔离第一端电极与第二端电极上的两个导电窗。上述的两个导电窗的距离较佳地小于非电极区域的长度。
[0014]在一实施例中，上述的埋入式元件电路板制作方法，还包含，利用激光形成开口于铜箔层上，且开口是一长条形开口，由第一端电极经一非电极区域，延伸至第二端电极；移除长条形开口中的粘着剂，以由长条形开口中露出第一端电极、第二端电极以及一非电极区域；形成一导电层；形成一图案化的光致抗蚀剂层于导电层之上；形成一电镀层于图案化的光致抗蚀剂层之中；移除图案化的光致抗蚀剂层；以及蚀刻电镀层开口中的铜箔层与导电层，以形成一上方电路层、一下方电路层与两个导电窗，并且同时电性隔离第一端电极与第二端电极上的两个导电窗。其中，上述的两个导电窗的距离较佳地小于非电极区域的长度。
[0015]本发明的另一态样是提供一种埋入式兀件电路板，包含有一基材，具有一铜箔层、一承载层与一分离层；一埋入式元件，其中埋入式元件包含一第一端电极与一第二端电极；一粘着剂，固定埋入式元件于基材之上；一第一绝缘胶片与一绝缘层，压合于基材上，其中第一绝缘胶片与绝缘层具有开孔对应于埋入式元件；一绝缘胶，涂布至第一绝缘胶片与绝缘层的开孔中，其中绝缘胶的高度约等于绝缘层的高度；以及一第二绝缘胶片与一金属层，压合于绝缘胶与绝缘层之上，以形成一核心层，其中，铜箔层上形成有至少一开口，以露出第一端电极与第二端电极，且当第二绝缘胶片与金属层，压合于绝缘胶与绝缘层之后，承载层与分离层由基材上移除。
[0016]在一实施例中，上述的开口的宽度介于25微米(Pm)至50微米之间，开口的长度大于50微米，较佳地开口的宽度介于25微米(iim)至40微米之间，开口的长度大于100微米。
[0017]在一实施例中，上述的铜箔层在第一端电极上形成有两个以上的开口，而铜箔层在第二端电极上也形成有两个以上的开口。而开口的直径约为25微米至50微米之间。
[0018]在一实施例中，上述的开口是一长条形开口，由第一端电极经一非电极区域，延伸至第二端电极；以及两个导电窗，形成于长条形开口，且两个导电窗彼此电性隔离。其中上述的两个导电窗的距离较佳地小于非电极区域的长度。[0019]因此，本发明的埋入式元件电路板，可有效地避免埋入式元件电路板产生凹陷的情况，以改善影像转移线路的断路的问题，且可改善导电窗与元件电极对准不易的情况，进而提高埋入式元件电路板的产品可靠度。
【专利附图】
【附图说明】
[0020]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0021]图1A至图1I为本发明的埋入式元件电路板制作方法的第一实施例的流程示意图；
[0022]图2A至图21为本发明的埋入式元件电路板制作方法的第二实施例的流程示意图；[0023]图3A至图31为本发明的埋入式元件电路板制作方法的第三实施例的流程示意图；
[0024]图4A至图41为本发明的埋入式元件电路板制作方法的第四实施例的流程示意图；
[0025]图5为本发明的埋入式元件电路板的导电窗的第一实施例示意图；
[0026]图6为本发明的埋入式元件电路板的导电窗的第二实施例示意图；
[0027]图7为本发明的埋入式元件电路板的导电窗的第三实施例示意图。
[0028]主要元件符号说明
[0029]102:承载层318:绝缘胶
[0030]104:分离层320:绝缘胶片
[0031]106:铜箔层322:金属层
[0032]108:对位孔324:开口
[0033]110:埋入式元件326:金属导孔
[0034]111:第一端电极328:电镀层
[0035]112:粘着剂330:上方电路层
[0036]113:第二端电极332:下方电路层
[0037]114:绝缘胶片340:上方层板
[0038]116:绝缘层342:绝缘层
[0039]118:绝缘胶344:金属导孔
[0040]120:绝缘胶片350:下方层板
[0041]122:金属层352:绝缘层
[0042]124:开口354:金属导孔
[0043]126:金属导孔360:开口
[0044]128:电镀层362:长度
[0045]130:上方电路层364:宽度
[0046]132:下方电路层380:去除部分粘着剂
[0047]140:上方层板382:开口
[0048]142:绝缘层402:承载层[0049]144:金属导孔404:分离层
[0050]150:下方层板406:铜箔层
[0051]152:绝缘层408:对位孔
[0052]154:金属导孔410:埋入式元件
[0053]160:导电窗411:第一端电极
[0054]162:长度412:粘着剂 [0055]164:宽度413:第二端电极
[0056]202:承载层414:绝缘胶片
[0057]204:分离层416:绝缘层
[0058]206:铜箔层418:绝缘胶
[0059]208:对位孔420:绝缘胶片
[0060]210:埋入式元件422:金属层
[0061]211:第一端电极424:开口
[0062]212:粘着剂426:金属导孔
[0063]213:第二端电极430:上方电路层
[0064]214:绝缘胶片432:下方电路层
[0065]216:绝缘层460:开口
[0066]218:绝缘胶462:长度
[0067]220:绝缘胶片464:宽度
[0068]222:金属层480:去除部分粘着剂
[0069]224:开口482:开口
[0070]226:金属导孔486:开口
[0071]228:电镀层490:导电层
[0072]230:上方电路层492:上方光致抗蚀剂层
[0073]232:下方电路层494:下方光致抗蚀剂层
[0074]240:上方层板4%:中间光致抗蚀剂
[0075]242:绝缘层496:图案化的上方电镀层
[0076]244:金属导孔498:图案化的下方电镀层
[0077]250:下方层板510:元件长度
[0078]252:绝缘层520:元件宽度
[0079]254:金属导孔530:电极长度
[0080]260:导电窗540:导电窗宽度
[0081]262:长度550:导电窗长度
[0082]264:宽度610:元件长度
[0083]272:开口620:元件宽度
[0084]302:承载层630:电极长度
[0085]304:分离层640:导电窗直径
[0086]306:铜箱层650:导电窗
[0087]308:对位孔710:元件长度[0088]310:埋入式元件720:元件宽度
[0089]311:第一端电极730:电极长度
[0090]312:粘着剂740:导电窗宽度
[0091]313:第二端电极750:导电窗长度
[0092]314:绝缘胶片760:非电极区域的长度
[0093]316:绝缘层770:开口长度
【具体实施方式】
[0094]本发明是揭露一种埋入式元件电路板与其制作方法，可有效地避免埋入式元件电路板产生凹陷的情况，并改善影像转移线路的断路的问题，进而提高埋入式元件电路板的产品可靠度。以下将以图示及详细说明清楚说明本发明的精神，如熟悉此技术的人员在了解本发明的较佳实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。
[0095]图1A至图1I是绘示本发明的埋入式元件电路板制作方法的第一实施例的流程示意图。参阅图1A，如图中所示，当制作埋入式元件电路板时，首先提供一基板包含一铜箔层106与一承载层102。而铜箔层106与承载层102之中，可以设置一分离层104，以方便后续制作工艺中进行分离。其中，承载层102、分离层104与铜箔层106上设置有对位孔108，以便于后续制作工艺中进行基板的对位。对位孔108可以是由机械钻孔或激光钻孔的方式形成，然并不限定于此。
[0096]接着，参阅图1 B，如图中所示，印刷粘着剂112于铜箔层106之上，并放置埋入式元件110于粘着剂112，以将埋入式元件110固定于基板之上。粘着剂112较佳地具有高粘度的特性，以减少粘着剂的流动，粘度较佳地大于IOPa.S。此外，粘着剂112较佳地更可以具备有低热膨胀系数的特性。举例来说，粘着剂112在玻璃转移温度以下的温度的热膨胀系数可小于80ppm。而在玻璃转移温度以上的热膨胀系数可小于160ppm。
[0097]其中，埋入式元件110可以是有源元件(Active device)，例如是晶体管或二极管等，或者是无源元件(Passive device),例如是电阻(resistor)、电容(capacitor)或电感(inductor)。其中，本发明的埋入式元件电路板制作方法较佳地可使用在01005芯片式电阻/电容的埋入制作工艺中。埋入式元件110具有一第一端电极111与一第二端电极113以用来与铜箔层106或其他电路进行导通。
[0098]进一步参阅图1C，如图中所示，接着压合一绝缘胶片114以及一绝缘层116，其具有合适的开孔，以避开基板上的埋入式元件110。
[0099]参阅图1D，如图中所示，涂布一绝缘胶118至绝缘胶片114与绝缘层116的开孔中，较佳地一并抽真空，以达到填覆及无气泡要求，然后再热固化绝缘胶118。
[0100]参阅图1E，如图中所示，进一步压合一绝缘胶片120与一金属层122于其上，以形成一核心层。由于上述的绝缘胶片120与金属层122压合于具有绝缘胶片114以及绝缘层116的基材之上时，其开口已被绝缘胶118所填满，并填补埋入式元件110与绝缘胶片114以及绝缘层116的高度差，例如是使两者高度一致，故绝缘胶片120与金属层122可以形成一较为平坦的表面，以改善埋入式元件110因高度不同，而造成凹陷的问题，进而提高后续的影像转移的线路的品质。[0101]在压合绝缘胶片120与金属层122于基材之后，接着将铜箔层106与承载层102利用分离层104剥离，亦即将承载层102与分离层104由铜箔层106上分离，以形成双面均具有金属层的电路板基材。
[0102]参阅图1F，利用激光开窗以移除铜箔层106，并去除粘着剂112以形成开口 124，进而露出部分的第一端电极111与第二端电极113。开口 124的形状构成导电窗160,其长度162大于宽度164，参阅上方的图1F (a)。
[0103]相较于传统的导电窗，本发明的导电窗160的宽度164约介于25微米(ii m)至50微米之间，较佳地介于25微米至40微米之间，更佳地介于25微米至30微米之间。而导电窗160的长度162大于导电窗160的宽度164，因此，导电窗160的长度162大于25微米，较佳地大于50微米之间，更佳地大于100微米。
[0104]同时参阅图5，以01005芯片式电阻/电容为例，01005芯片式电阻/电容的元件长度510约为400微米，元件宽度520约为200微米，而其电极长度530约为100微米。因此，利用本发明的埋入式元件电路板制作方法，可形成一导电窗，其导电窗宽度540约为25微米，而导电窗长度550则可利用激光平行01005芯片式电阻/电容的短边方向延伸，使其长度形成约在150微米左右。因此，本发明可有效地增加导电窗的面积，且可以有效避免导电窗无法对准01005芯片式电阻/电容的电极的问题，进而避免搭接不良的情况。
[0105]此外，参阅图6，其是本发明的埋入式元件电路板的导电窗的另一实施例示意图。如图中所示，以01005芯片式电阻/电容为例，01005芯片式电阻/电容的元件长度610约为400微米，元件宽度620约为200微米，而其电极长度630约为100微米。因此，利用本发明的埋入式元件电路板制作方法，可在每一电极上形成多个导电窗650，其数量大于两个，较佳地大于三个。此外，导电窗直径640约介于25微米至50微米之间。因此，本发明利用增加导电窗的数量，以有效避免导电窗无法对准01005芯片式电阻/电容的电极的问题，进而避免搭接不良的情况。
[0106]回到图1G，如图所示，进行钻孔并进行电镀铜，以与基材上的铜箔层106以及金属层122，较佳地也为一铜箔层，形成所需的电镀层128与金属导孔126。然后参阅图1H，如图中所示，进一步利用光刻制作工艺，以进行电路影像转移，以在基材上方与下方的电镀层128形成上方电路层130与下方电路层132。
[0107]参阅图1I，如图中所示，本发明的埋入式元件电路板可进一步在其上方压合一上方层板140，并在其下方压合一金属导孔144，以增加电路板的电路变化。其中，上方层板140较佳地包含有一绝缘层142与一金属导孔144，而下方层板150较佳地包含有一绝缘层152与一金属导孔154。
[0108]图2A至图21是绘示本发明的埋入式元件电路板制作方法的第二实施例的流程示意图。参阅图2A，如图中所示，当制作埋入式元件电路板时，首先提供一基板包含一铜箔层206与一承载层202。而铜箔层206与承载层202之中，可以设置一分离层204，以方便后续制作工艺中进行分离。其中，承载层202、分离层204与铜箔层206上设置有对位孔208，以便于后续制作工艺中进行基板的对位。对位孔208可以是由机械钻孔或激光钻孔的方式形成，然并不限定于此。在此实施例中，基板进一步利用激光在分离层204与铜箔层206上形成开口 272，以在后续制作工艺中形成所需的导电窗。
[0109]接着，参阅图2B，如图中所示，印刷粘着剂212于铜箔层206之上，并放置埋入式元件210于粘着剂212，以将埋入式元件210固定于基板之上。粘着剂212较佳地具有高粘度的特性，以减少粘着剂的流动，粘度较佳地大于IOPa.S。此外，粘着剂212较佳地更可以具备有低热膨胀系数的特性。举例来说，粘着剂212在玻璃转移温度以下的温度的热膨胀系数可小于80ppm。而在玻璃转移温度以上的热膨胀系数可小于160ppm。
[0110]其中，此埋入式元件210也可以是有源元件(Active device),例如是晶体管或二极管等，或者是无源元件(Passive device),例如是电阻(resistor)、电容(capacitor)或电感(inductor)。本发明的埋入式元件电路板制作方法较佳地可使用在01005芯片式电阻/电容的埋入制作工艺中。埋入式兀件210具有一第一端电极211与一第二端电极213以用来与铜箔层206或其他电路进行导通。
[0111]进一步参阅图2C，如图中所示，接着压合一绝缘胶片214以及一绝缘层216，其具有合适的开孔，以避开基板上的埋入式元件210。
[0112]参阅图2D，如图中所示，涂布一绝缘胶218至绝缘胶片214与绝缘层216的开孔中，较佳地一并抽真空，以达到填覆及无气泡要求，然后再热固化绝缘胶218。
[0113]参阅图2E，如图中所示，进一步压合一绝缘胶片220与一金属层222于其上，以形成一核心层。由于上述的绝缘胶片220与金属层222压合于具有绝缘胶片214以及绝缘层216的基材之上时，其开口已被绝缘胶218所填满，并填补埋入式元件210与绝缘胶片214以及绝缘层216的高度差，例如是使两者高度一致，故绝缘胶片220与金属层222可以形成一较为平坦的表面，以改善埋入式元件210因高度不同，而造成凹陷的问题，进而提高后续的影像转移的线路的品质。
[0114]在压合绝缘胶片220与金属层222于基材之后，接着将铜箔层206与承载层202利用分离层204剥离，亦即将承载层202与分离层204由铜箔层206上分离，以形成双面均具有金属层的电路板基材。
[0115]参阅图2F，去除粘着剂212以形成开口 224，进而露出部分的第一端电极211与第二端电极213。开口 224的形状构成导电窗260，其长度262大于宽度264，参阅上方的图2F(a)。
[0116]相较于传统的导电窗，本发明的导电窗260的宽度264约介于25微米Om)至50微米之间，较佳地介于25微米至40微米之间，更佳地介于25微米至30微米之间。而导电窗260的长度262大于导电窗260的宽度264。因此,导电窗260的长度262大于25微米，较佳地大于50微米之间，更佳地大于100微米。
[0117]同时参阅图5，以01005芯片式电阻/电容为例，01005芯片式电阻/电容的元件长度510约为400微米，元件宽度520约为200微米，而其电极长度530约为100微米。因此，利用本发明的埋入式元件电路板制作方法的第二实施例，可形成一导电窗，其导电窗宽度540约为25微米,而导电窗长度550则可利用激光平行01005芯片式电阻/电容的短边方向延伸，使其长度形成约在150微米左右。因此，本发明可有效地增加导电窗的面积，且可以有效避免导电窗无法对准01005芯片式电阻/电容的电极的问题，进而避免搭接不良的情况。
[0118]此外，参阅图6，其是本发明的埋入式元件电路板的导电窗的另一实施例示意图。如图中所示，以01005芯片式电阻/电容为例，01005芯片式电阻/电容的元件长度610约为400微米，元件宽度620约为200微米，而其电极长度630约为100微米。因此，利用本发明的埋入式元件电路板制作方法，可在每一电极上形成多个导电窗650，其数量大于两个，较佳地大于3个。此外，导电窗直径640约介于25微米至50微米之间。因此，本发明利用增加导电窗的数量，以有效避免导电窗无法对准01005芯片式电阻/电容的电极的问题，进而避免搭接不良的情况。
[0119]回到图2G，如图所示，进行钻孔并进行电镀铜，以与基材上的铜箔层206以及金属层222，较佳地也为一铜箔层，形成所需的电镀层228与金属导孔226。然后参阅图2H，如图中所示，进一步利用光刻制作工艺，以进行电路影像转移，以在基材上方与下方的电镀层228形成上方电路层230与下方电路层232。
[0120]参阅图21，如图中所示，本发明的埋入式元件电路板可进一步在其上方压合一上方层板240，并在其下方压合一金属导孔244，以增加电路板的电路变化。其中，上方层板240较佳地包含有一绝缘层242与一金属导孔244，而下方层板250较佳地包含有一绝缘层252与一金属导孔254。
[0121]图3A至图31是绘示本发明的埋入式元件电路板制作方法的第三实施例的流程示意图。参阅图3A，如图中所示，当制作埋入式元件电路板时，首先提供一基板包含一铜箔层306与一承载层302。而铜箔层306与承载层302之中，可以设置一分离层304，以方便后续制作工艺中进行分离。其中，承载层302、分离层304与铜箔层306上设置有对位孔308，以便于后续制作工艺中进行基板的对位。对位孔308可以是由机械钻孔或激光钻孔的方式形成，然并不限定于此。
[0122]接着，参阅图3B，如图中所示，印刷粘着剂312于铜箔层306之上，并放置埋入式元件310于粘着剂312，以将埋入式元件310固定于基板之上。粘着剂312较佳地具有高粘度的特性，以减少粘着剂的流动，粘度较佳地大于IOPa.S。此外，粘着剂312较佳地更可以具备有低热膨胀系数的特性。举例来说，粘着剂312在玻璃转移温度以下的温度的热膨胀系数可小于80ppm。而在玻璃转移温度以上的热膨胀系数可小于160ppm。
[0123]其中，埋入式元件310可以是有源元件(Active device)，例如是晶体管或二极管等，或者是无源元件(Passive device),例如是电阻(resistor)、电容(capacitor)或电感(inductor)。其中，本发明的埋入式元件电路板制作方法较佳地可使用在01005芯片式电阻/电容的埋入制作工艺中。埋入式兀件310具有一第一端电极311与一第二端电极313以用来与铜箔层306或其他电路进行导通。
[0124]进一步参阅图3C，如图中所示，接着压合一绝缘胶片314以及一绝缘层316，其具有合适的开孔，以避开基板上的埋入式元件310。
[0125]参阅图3D，如图中所示，涂布一绝缘胶318至绝缘胶片314与绝缘层316的开孔中，较佳地一并抽真空，以达到填覆及无气泡要求，然后再热固化绝缘胶318。
[0126]参阅图3E，如图中所示，进一步压合一绝缘胶片320与一金属层322于其上，以形成一核心层。由于上述的绝缘胶片320与金属层322压合于具有绝缘胶片314以及绝缘层316的基材之上时，其开口已被绝缘胶318所填满，并填补埋入式元件310与绝缘胶片314以及绝缘层316的高度差，例如是使两者高度一致，故绝缘胶片320与金属层322可以形成一较为平坦的表面，以改善埋入式元件310因高度不同，而造成凹陷的问题，进而提高后续的影像转移的线路的品质。
[0127]在压合绝缘胶片320与金属层322于基材之后，接着将铜箔层306与承载层302利用分离层304剥离，亦即将承载层302与分离层304由铜箔层306上分离，以形成双面均具有金属层的电路板基材。
[0128]参阅图3F，利用激光开窗以移除铜箔层306，参阅标号380去除部分粘着剂312及/或绝缘材料，以形成开口 324，进而露出部分的第一端电极311、第二端电极313以及两电极中间的非电极区域。开口 324，亦即用来后续形成所需形状的导电窗的开口 360，其长度362大于宽度364，参阅上方的图3F(a)。
[0129]相较于传统的导电窗，本发明的开口 360的宽度364约介于25微米(y m)至150微米之间，较佳地介于50微米至125微米之间，更佳地介于75微米至100微米之间。而开口 360的长度362大于开口 360的宽度364。因此，开口 360的长度362大于200微米，较佳地大于250微米之间，更佳地大于300微米。其中，于后续制作工艺中，开口 360中间将被电性隔离，以使其一分为二，使第一端电极311的导电窗与第二端电极313的导电窗电性隔离。
[0130]同时参阅图7，以01005芯片式电阻/电容为例，01005芯片式电阻/电容的元件长度710约为400微米，元件宽度720约为200微米，而其电极长度730约为100微米，而电极中间的非电极区域的非电极区域的长度760约为200微米。因此，利用本发明的埋入式元件电路板制作方法，可形成一开口长度770约为300微米的导电窗，然后在去除部分电极中间的非电极区域的材料，使形成左右各一个的导电窗，其导电窗宽度740约为25微米，而开口 770则是以激光平行01005芯片式电阻/电容的长边方向延伸，使其长度形成约在300微米左右，而当去除部分电极中间的非电极区域的导电窗材料后，左右的导电窗长度750约为50微米以上。因此，本发明可有效地增加导电窗的面积，且可以有效避免导电窗无法对准01005芯片式电阻/电容的电极的问题，进而避免搭接不良的情况。其中，左右的导电窗的距离可小于非电极区域的长度760。
[0131]回到图3G，如图所示，进行钻孔并进行电镀铜，以与基材上的铜箔层306以及金属层322，较佳地也为一铜箔层，形成所需的电镀层328与金属导孔326。然后参阅图3H，如图中所示，进一步利用光刻制作工艺，以进行电路影像转移，以在基材上方与下方的电镀层328形成上方电路层330与下方电路层332。此实施例在光刻制作工艺的同时，将连接两电极的导电窗中间的部分移除，使形成两独立的导电窗，且整体导电窗是由激光平行埋入式元件310的方向形成所需的开口，故有效地增加了导电窗的大小，使其确保与埋入式元件310的第一端电极311与第二端电极313电连接。其中，导电窗中间的部分移除所形成的开口 382的宽度较佳地小于200微米，更佳地小于150微米。因此，所形成的导电窗甚至可连接埋入式元件310的第一端电极311与第二端电极313的侧边，以增加导电窗与电极的接触面积。
[0132]参阅图31，如图中所示，本发明的埋入式元件电路板可进一步在其上方压合一上方层板340，并在其下方压合一金属导孔344，以增加电路板的电路变化。其中，上方层板340较佳地包含有一绝缘层342与一金属导孔344，而下方层板350较佳地包含有一绝缘层352与一金属导孔354。
[0133]图4A至图41是绘示本发明的埋入式元件电路板制作方法的第四实施例的流程示意图。参阅图4A，如图中所示，当制作埋入式元件电路板时，首先提供一基板包含一铜箔层406与一承载层402。而铜箔层406与承载层402之中，可以设置一分离层404，以方便后续制作工艺中进行分离。其中，承载层402、分离层404与铜箔层406上设置有对位孔408，以便于后续制作工艺中进行基板的对位。对位孔408可以是由机械钻孔或激光钻孔的方式形成，然并不限定于此。
[0134]接着，参阅图4B，如图中所示，印刷粘着剂412于铜箔层406之上，并放置埋入式元件410于粘着剂412，以将埋入式元件410固定于基板之上。粘着剂412较佳地具有高粘度的特性，以减少粘着剂的流动，粘度较佳地大于IOPa.S。此外，粘着剂412较佳地更可以具备有低热膨胀系数的特性。举例来说，粘着剂412在玻璃转移温度以下的温度的热膨胀系数可小于80ppm。而在玻璃转移温度以上的热膨胀系数可小于160ppm。
[0135]其中，埋入式元件410可以是有源元件(Active device)，例如是晶体管或二极管等，或者是无源元件(Passive device),例如是电阻(resistor)、电容(capacitor)或电感(inductor)。其中，本发明的埋入式元件电路板制作方法较佳地可使用在01005芯片式电阻/电容的埋入制作工艺中。埋入式元件410具有一第一端电极411与一第二端电极413以用来与铜箔层406或其他电路进行导通。
[0136]进一步参阅图4C，如图中所示，接着压合一绝缘胶片414以及一绝缘层416，其具有合适的开孔，以避开基板上的埋入式元件410。
[0137]参阅图4D，如图中所示，涂布一绝缘胶418至绝缘胶片414与绝缘层416的开孔中，较佳地一并抽真空，以达到填覆及无气泡要求，然后再热固化绝缘胶418。
[0138]参阅图4E，如图中所示，进一步压合一绝缘胶片420与一金属层422于其上，以形成一核心层。由于上述的绝缘胶片420与金属层422压合于具有绝缘胶片414以及绝缘层416的基材之上时，其开口已被绝缘胶418所填满，并填补埋入式元件410与绝缘胶片414以及绝缘层416的高度差，例如是使两者高度一致，故绝缘胶片420与金属层422可以形成一较为平坦的表面，以改善埋入式元件410因高度不同，而造成凹陷的问题，进而提高后续的影像转移的线路的品质。
[0139]在压合绝缘胶片420与金属层422于基材之后，接着将铜箔层406与承载层402利用分离层404剥离，亦即将承载层402与分离层404由铜箔层406上分离，以形成双面均具有金属层的电路板基材。
[0140]参阅图4F，利用激光开窗以移除铜箔层406，并参阅标号480去除部分粘着剂412及/或绝缘材料，以形成开口 424，进而露出部分的第一端电极411、第二端电极413以及两电极中间的非电极区域。开口 424，亦即用来后续形成所需形状的导电窗的开口 460的长度462大于宽度464，参阅上方的图4F(a)。
[0141]相较于传统的导电窗，本发明的开口 460的宽度464约介于25微米(y m)至150微米之间，较佳地介于50微米至125微米之间，更佳地介于75微米至100微米之间。而开口 460的长度462大于开口 460的宽度464。因此，开口 460的长度462大于200微米，较佳地大于250微米之间，更佳地大于300微米。其中，于后续制作工艺中，开口 460中间将被电性隔离，以使其一分为二分别形成所需的导电窗，使第一端电极411的导电窗与第二端电极413的导电窗电性隔离。
[0142]同时参阅图7，以01005芯片式电阻/电容为例，01005芯片式电阻/电容的元件长度710约为400微米，元件宽度720约为200微米，而其电极长度730约为100微米，而电极中间的非电极区域的非电极区域的长度760约为200微米。因此，利用本发明的埋入式元件电路板制作方法，可形成一开口长度770约为300微米的导电窗，然后在去除部分电极中间的非电极区域的材料，使形成左右各一个的导电窗，其导电窗宽度740约为25微米，而开口 770则是以激光平行01005芯片式电阻/电容的长边方向延伸，使其长度形成约在300微米左右，而当去除部分电极中间的非电极区域的导电窗材料后，左右的导电窗长度750约为50微米以上。因此，本发明可有效地增加导电窗的面积，且可以有效避免导电窗无法对准01005芯片式电阻/电容的电极的问题，进而避免搭接不良的情况。其中，左右的导电窗的距离可小于非电极区域的长度760。
[0143]回到图4G，如图所示，进行钻孔，并形成导电层490于基材的表面，接着再分别形成上方光致抗蚀剂层492与下方光致抗蚀剂层494于基材的两面，并进行图案化，使其产生所需的电路图案，且于电极中间的非电极区域形成一中间光致抗蚀剂495，以用来隔离后续的导电窗。
[0144]接着，参阅图4H，如图中所示，进行电镀铜，以形成一图案化的上方电镀层496与图案化的下方电镀层498于导电层490之外，较佳地金属层422以及导电层490也为铜箔层。然后形成移除上方光致抗蚀剂层492与下方光致抗蚀剂层494，包含中间光致抗蚀剂495。
[0145]参阅图41，如图中所示，进行闪蚀(flash etching)，以移除未被图案化的上方电镀层496与图案化的下方电镀层498所覆盖的铜箔层406、金属层422以及导电层490，亦即利用闪蚀制作工艺，以将电镀层496与下方电镀层498开口与周围所露出的铜箔层406、金属层422以及导电层490移除，以在基材上方与下方形成上方电路层430与下方电路层432。此实施例在光刻制作工艺的同时，利用中间光致抗蚀剂495，以形成两独立的导电窗。其中，导电窗中间的开口 482的宽度可小于非电极区域的长度，较佳地小于200微米，更佳地小于150微米。因此，所形成的导电窗甚至可连接埋入式元件410的第一端电极411与第二端电极413的侧边，以增加导电窗与电极的接触面积。同时参阅图7左侧的立体图，导电窗的距离小于非电极区域的长度760，且下方电路层或铜垫的距离也小于非电极区域的长度760。
[0146]如前所述，本发明的埋入式元件电路板也可进一步在其上方压合一上方层板，并在其下方压合一金属导孔，以增加电路板的电路变化。其中，上方层板较佳地包含有一绝缘层与一金属导孔，而下方层板较佳地包含有一绝缘层与一金属导孔。值得注意的是，此实施例较佳地是采用负光致抗蚀剂制作工艺，而图3A至图31较佳地则是采用正光致抗蚀剂制作工艺。
[0147]因此，利用本发明的埋入式元件电路板，可有效地避免埋入式元件电路板产生凹陷的情况，以改善影像转移线路的断路的问题，且可改善导电窗与元件电极对准不易的情况，进而提高埋入式元件电路板的产品可靠度。
[0148]如熟悉此技术的人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求。凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求内。
【权利要求】
1.一种埋入式元件电路板制作方法，包含: 提供一基材，具有铜箔层、承载层与分离层； 利用一粘着剂固定一埋入式元件于该基材之上，其中该埋入式元件包含第一端电极与第二端电极； 压合一第一绝缘胶片与一绝缘层于该基材上，其中该第一绝缘胶片与该绝缘层具有开孔对应于该埋入式元件； 涂布一绝缘胶至该第一绝缘胶片与该绝缘层的开孔中，其中该绝缘胶的高度约等于该绝缘层的高度； 压合一第二绝缘胶片与一金属层于该绝缘胶与该绝缘层之上，以形成一核心层；以及 由铜箔层上，剥离该承载层与分离层，其中，该铜箔层上形成有至少一开口，以露出该第一端电极与该第二端电极。
2.如权利要求1所述的埋入式元件电路板制作方法，还包含，利用激光移除该铜箔层，以形成该开口，该开口的长度大于宽度；以及 去除该开口中的该粘着剂，以露出该第一端电极与该第二端电极。
3.如权利要求2所述的埋入式元件电路板制作方法，其中上述的开口的该宽度介于25微米Om)至50微米之间，该长度大于50微米。
4.如权利要求3所述的埋入式元件电路板制作方法，其中上述的开口的该宽度介于25微米Om)至40微米之间,该长度大于100微米。
5.如权利要求1所述的埋入式元件电路板制作方法，其中上述的铜箔层在该第一端电极上形成有两个以上的该开口，而该铜箔层在该第二端电极上也形成有两个以上的该开□。
6.如权利要求5所述的埋入式元件电路板制作方法，其中上述的开口的直径约为25微米至50微米之间。
7.如权利要求1所述的埋入式元件电路板制作方法，还包含，在该利用一粘着剂固定一埋入式元件于该基材之上的步骤之前，利用激光形成该开口该铜箔层上。
8.如权利要求1所述的埋入式元件电路板制作方法，还包含: 利用激光形成该开口于该铜箔层上，且该开口是一长条形开口，由该第一端电极经一非电极区域，延伸至该第二端电极； 移除该长条形开口中的该粘着剂，以由该长条形开口中，露出该第一端电极、该第二端电极以及一非电极区域； 形成一电镀层；以及 图案化该电镀层，以形成一上方电路层、一下方电路层与两个导电窗，并且同时电性隔离该第一端电极与该第二端电极上的该两个导电窗。
9.如权利要求8所述的埋入式元件电路板制作方法，其中上述的两个导电窗的距离小于该非电极区域的长度。
10.如权利要求1所述的埋入式元件电路板制作方法，还包含: 利用激光形成该开口于该铜箔层上，且该开口是一长条形开口，由该第一端电极经一非电极区域，延伸至该第二端电极； 移除该长条形开口中的该粘着剂，以由该长条形开口中露出该第一端电极、该第二端电极以及一非电极区域； 形成一导电层； 形成一图案化的光致抗蚀剂层于该导电层之上； 形成一电镀层于该图案化的光致抗蚀剂层之中； 移除该图案化的光致抗蚀剂层；以及 蚀刻该电镀层开口中的该铜箔层与该导电层，以形成一上方电路层、一下方电路层与两个导电窗，并且同时电性隔离该第一端电极与该第二端电极上的该两个导电窗。
11.如权利要求10所述的埋入式元件电路板制作方法，其中上述的两个导电窗的距离小于该非电极区域的长度。
12.—种埋入式元件电路板，包含: 基材，具有铜箔层、承载层与分离层； 埋入式元件，其中该埋入式元件包含第一端电极与第二端电极； 粘着剂，固定该埋入式元件于该基材之上； 第一绝缘胶片与绝缘层，压合于该基材上，其中该第一绝缘胶片与该绝缘层具有开孔对应于该埋入式元件； 绝缘胶，涂布至该第一绝缘胶片与该绝缘层的开孔中，其中该绝缘胶的高度约等于该绝缘层的高度；以及 第二绝缘胶片与金属层，压合于该绝缘胶与该绝缘层之上，以形成一核心层，其中，该铜箔层上形成有至少一开口，以露`出该第一端电极与该第二端电极，且当该第二绝缘胶片与该金属层，压合于该绝缘胶与该绝缘层之后，该承载层与该分离层由该基材上移除。
13.如权利要求12所述的埋入式元件电路板，其中上述的开口的宽度介于25微米(m)至50微米之间，该开口的长度大于50微米。
14.如权利要求12所述的埋入式元件电路板，其中上述的开口的宽度介于25微米(m)至40微米之间，该开口的长度大于100微米。
15.如权利要求12所述的埋入式元件电路板，其中上述的铜箔层在该第一端电极上形成有两个以上的该开口，而该铜箔层在该第二端电极上也形成有两个以上的该开口。
16.如权利要求15所述的埋入式元件电路板，其中上述的开口的直径约为25微米至50微米之间。
17.如权利要求12所述的埋入式元件电路板，其中上述的开口是一长条形开口，由该第一端电极经一非电极区域，延伸至该第二端电极；以及 两个导电窗，形成于该长条形开口，且该两个导电窗彼此电性隔离。
18.如权利要求17所述的埋入式元件电路板，其中上述的两个导电窗的距离小于该非电极区域的长度。
【文档编号】H05K3/30GK103635028SQ201210300615
【公开日】2014年3月12日 申请日期:2012年8月22日 优先权日:2012年8月22日
【发明者】逢郭龙, 石汉青, 范字远, 杨伟雄 申请人:健鼎（无锡）电子有限公司