此形成与碳化硅半导体衬底10欧姆接触的源电极16。而且，漏电极19形成为与碳化硅半导体衬底10的基础衬底1欧姆接触。以此方式，完成作为M0SFET的碳化娃半导体器件100。
[0086]以下，下文说明根据本实施例的制造碳化硅半导体器件的方法的功能和效果。依照根据本实施例的制造碳化硅半导体器件的方法，采用根据本实施例的碳化硅半导体衬底10执行制造碳化硅半导体器件所需的工艺，例如离子注入步骤(S40)。碳化硅半导体衬底10即使在约不小于100°C且不大于500°C的高衬底温度下执行热处理时也具有高平坦度，由此降低通过采用具有大翘曲量的碳化硅半导体衬底10导致质量缺陷的风险。例如，当具有不小于100mm外径的碳化娃半导体衬底10利用半导体制造设备的静电卡盘台吸附时，鉴于诸如产生碳化硅半导体衬底10中的裂缝的产生缺陷的风险，碳化硅半导体衬底10的翘曲量优选不小于-1.5mm且不大于1.5mm，更优选不小于-1.0mm且不大于1.0mm。根据本实施例的碳化硅半导体衬底10即使在约不小于100°C且不大于500°C的高衬底温度下执行热处理时也具有不小于-1.5mm且不大于1.5mm的翘曲量，由此降低通过静电卡盘台吸附而造成的诸如碳化娃半导体衬底10中的裂缝的缺陷的风险。而且，根据本实施例的碳化娃半导体衬底10即使在约不小于200°c且不大于400°C的高衬底温度下执行热处理时也具有不小于-1.5mm且不大于1.5mm的翘曲量，由此降低通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。而且，通过调整变形抑制层8的材料、厚度等，碳化硅半导体衬底10即使在约不小于100°C且不大于500°C的高衬底温度下执行热处理时也具有不小于-1.0mm且不大于1.0mm的翘曲量。这进一步降低了通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。而且，在根据诸如变形抑制层8的材料和厚度的条件进行优化的碳化硅半导体衬底10中，即使在约不小于200°C且不大于400°C的高衬底温度下执行热处理时，翘曲量也可降至不小于-1.0mm且不大于1.0mm。这进一步降低了通过静电卡盘台吸附而造成的诸如碳化硅半导体衬底10中的裂缝的缺陷的风险。
[0087]而且，在根据本实施例的制造碳化硅半导体器件的方法中，采用具有高平坦度以及高平行性的主表面2A的碳化硅半导体衬底10，由此降低与发生诸如碳化硅半导体衬底10的主表面2A中的面内加工质量的变化的缺陷有关的风险。因此，可以优良良率生产碳化硅半导体器件100。具体地，参考图9，例如，在步骤(S40)中，将经历步骤(S40)的碳化硅半导体衬底10具有高平坦度的主表面2A，因此主表面2A和杂质注入方向40i(参见图10)之间的杂质离子注入角度在主表面2A中具有低面内变化。因此，参考图11，通过经由碳化硅半导体衬底10的主表面2A上形成的掩膜20的开口注入杂质，在碳化娃半导体衬底10的中心部分以及外周部分均匀形成杂质注入区30(例如ρ体区13以及η源极区14)。从不同观点来看，在碳化硅半导体器件100中，杂质注入区30具有在垂直于主表面2Α的方向上延伸的侧壁部。
[0088]另一方面，参考图12，在离子注入步骤中，如果碳化硅半导体衬底10具有大翘曲量且主表面2A具有低平坦度，则主表面2A以及杂质注入方向40i之间的离子注入角度在主表面2A中具有大的面内变化。在这种情况下，参考图13，在碳化硅半导体衬底10中形成的区域的位置或者扩展方式方面，杂质注入区30(例如ρ体区13以及η源极区14)在碳化硅半导体衬底10的中心部以及外周部之间改变。从不同观点来看，在碳化硅半导体器件100中，在侧壁部相对于主表面2Α的延伸方向方面，杂质注入区30在主表面2Α中局部改变。即，依照根据本实施例的制造碳化硅半导体器件的方法，即使在采用具有不小于100mm外径的大直径碳化娃半导体衬底10时，杂质注入区30也可形成在碳化娃半导体衬底10的整个主表面2A中，以具有垂直于主表面2A延伸的侧壁部。因此，杂质注入区30的形状(例如其中侧壁部延伸的方向)在主表面2A中局部不同的这种问题不会出现，由此获得具有优良良率的碳化硅半导体器件100。
[0089]应当注意，根据本实施例的碳化硅半导体器件可具有场终止区(未示出)以围绕保护环区5。可借助与用于源极区14等相同的方式的高温注入，在杂质注入步骤(S40)中形成场终止区以具有η型导电性。采用即使在高温环境下也具有高平坦度的碳化硅半导体衬底10生产根据本实施例的碳化硅半导体器件，由此抑制诸如保护环区5或场停止区在主表面2Α中在位置和构造方面局部改变的问题的发生。具体地，例如能抑制主表面2Α中的保护环区5和场停止区之间的空间改变。
[0090]虽然已经如上所述说明了本发明的实施例，但是该实施例可以各种方式改进。而且，本发明的范围不由上述实施例限制。本发明的范围由权利要求项限定，并且旨在包括处于等同于权利要求项的范围和含义内的任意变型。
[0091 ] 工业适用性
[0092]本发明特别有利地适用于具有不小于100mm外径的大直径碳化硅半导体衬底，制造碳化娃半导体衬底的方法，以及利用碳化娃半导体衬底制造碳化娃半导体器件的方法。
[0093]参考符号列表
[0094]1:基础衬底；ΙΑ，2A:主表面；1B:背侧表面;2:外延层;3:损伤层;4:堆叠体;5:保护环区；6:保护环;7:半导体元件;8:变形抑制层；10:碳化硅半导体衬底；12:漂移区；13:体区；14:源极区；15:栅极绝缘膜；16:源电极；17:栅电极；18:p+区；19:漏电极;20:掩膜;30:杂质注入区；100:碳化娃半导体器件。
【主权项】
1.一种碳化娃半导体衬底，包括: 基础衬底，所述基础衬底具有主表面，并且由单晶碳化硅制成，所述主表面具有不小于100mm的外径； 外延层，所述外延层形成在所述主表面上；以及 变形抑制层，所述变形抑制层形成在所述基础衬底的与所述主表面相反的背侧表面上。2.根据权利要求1所述的碳化硅半导体衬底，其中，当衬底温度为室温时，所述碳化硅半导体衬底具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲量，并且当衬底温度为400°C时，所述碳化娃半导体衬底具有不小于-1.5mm且不大于1.5mm的翘曲量。3.根据权利要求1或权利要求2所述的碳化硅半导体衬底，其中，所述变形抑制层具有不大于单晶碳化硅的热膨胀系数的90%或不小于单晶碳化硅的热膨胀系数的110%的热膨胀系数。4.根据权利要求1至权利要求3中的任一项所述的碳化硅半导体衬底，其中，所述变形抑制层具有不大于5μηι的厚度。5.根据权利要求1至权利要求4中的任一项所述的碳化硅半导体衬底，其中，所述变形抑制层由从由氧化硅、碳、招、钛、镍、铂和金组成的组中选择的至少一种材料制成。6.—种制造碳化硅半导体衬底的方法，包括以下步骤: 制备具有主表面并且由单晶碳化硅制成的基础衬底，所述主表面具有不小于100mm的外径； 在所述主表面上形成外延层；以及 在所述基础衬底的与所述主表面相反的背侧表面上形成变形抑制层。7.根据权利要求6所述的制造碳化硅半导体衬底的方法，其中，在形成所述变形抑制层的步骤中，当所述基础衬底的所述主表面在形成所述外延层的步骤之后以凹陷形式翘曲时，所述变形抑制层被形成为具有比单晶碳化硅的热膨胀系数小的热膨胀系数，并且当所述基础衬底的所述主表面在形成所述外延层的步骤之后以凸起形式翘曲时，所述变形抑制层被形成为具有比单晶碳化硅的热膨胀系数大的热膨胀系数。8.根据权利要求7所述的制造碳化硅半导体衬底的方法，其中，在形成所述变形抑制层的步骤中，具有比单晶碳化硅的热膨胀系数小的热膨胀系数的所述变形抑制层由氧化硅和碳中的至少一种制成，并且具有比单晶碳化硅的热膨胀系数大的热膨胀系数的所述变形抑制层由从由铝、钛、镍、铂和金组成的组中选择的至少一种制成。9.根据权利要求6至权利要求8中的任一项所述的制造碳化娃半导体衬底的方法，其中，在形成所述变形抑制层的步骤中，所述变形抑制层被形成为具有不大于单晶碳化硅的热膨胀系数的90%或不小于单晶碳化硅的热膨胀系数的110%的热膨胀系数。10.—种制造碳化硅半导体器件的方法，包括以下步骤: 制备具有主表面并且由单晶碳化硅制成的基础衬底，所述主表面具有不小于100mm的外径； 在所述主表面上形成外延层； 通过在所述基础衬底的与所述主表面相反的背侧表面上形成变形抑制层来制备碳化娃半导体衬底；以及将杂质离子注入到所述碳化硅半导体衬底中。
【专利摘要】一种碳化硅半导体衬底(10)，包括：具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底(1)；形成在主表面(1A)上的外延层(2)；以及形成在基础衬底(1)的与主表面(1A)相反的背侧表面(1B)上的变形抑制层(8)。以此方式，通过变形抑制层(8)最小化衬底的变形(例如在高温处理过程中的翘曲)。这可降低在利用碳化硅半导体衬底(10)执行制造碳化硅半导体器件的方法的制造工艺过程中在碳化硅半导体衬底(10)中发生诸如裂缝的缺陷的风险。
【IPC分类】H01L29/12, H01L21/336, H01L29/78, H01L29/06, H01L21/205, H01L21/265, H01L21/20
【公开号】CN105453219
【申请号】CN201480043414
【发明人】堀井拓, 增田健良
【申请人】住友电气工业株式会社
【公开日】2016年3月30日
【申请日】2014年6月25日
【公告号】US20160163545, WO2015019733A1