基准电压发生电路和方法、显示驱动电路、显示装置的制作方法

专利名称：基准电压发生电路和方法、显示驱动电路、显示装置的制作方法
技术领域：
本发明涉及基准电压发生电路、显示驱动电路、显示装置和基准电压发生方法。
背景技术：
对以液晶装置等电光学装置为代表的显示装置，要求小型化和高精细化。液晶装置大多装在低功耗、便携式电子仪器中。例如，当用于便携式电话机的显示部时，要求色调多的色调丰富的图像显示。
一般，用来进行图像显示的图像信号要根据显示装置的显示特性进行色调校正。该色调校正利用色调校正电路(广义而言，是基准电压发生电路)进行。若以液晶装置为例，色调校正电路根据用来进行色调显示的色调数据生成与象素的透射系数对应的电压。
这样的色调校正电路可以由梯形电阻构成。这时，构成梯形电阻的各电阻电路两端的电压作为与色调值对应的多个基准电压输出。但是，因梯形电阻流过恒定电流，故必须增大梯形电阻的阻抗值以减小电流损耗。
但是，当梯形电阻的阻抗值增大时，随着由基准电压输出节点的寄生电容和梯形电阻的阻抗值决定的时间常数的增大，充电时间变长。因此，当象极性反向驱动那样，必须每隔一定周期生成基准电压时，就不能确保足够的充电时间。

发明内容
本发明是鉴于以上技术问题提出的，其目的在于提供一种基准电压发生电路、显示驱动电路、显示装置和基准电压发生方法，在确保驱动所必须的充电时间的同时，能够减小色调校正使用的梯形电阻产生的电流损耗。
为了解决上述问题，本发明是一种发生多个基准电压的基准电压发生电路，该多个基准电压用来生成已根据色调数据进行了色调校正的色调值，该电路包括具有串联连接在供给第1及第2电源电压的第1及第2电源线之间的多个电阻电路并将利用各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点的电压作为第1～第i个基准电压输出的梯形电阻电路、使作为第j个(j为整数)节点和上述第1电源线之间的阻抗的第1阻抗值变化的第1可变阻抗电路和使作为第k个(1≤j＜k≤i，，k为整数)节点和上述第2电源线之间的阻抗的第2阻抗值变化的第2可变阻抗电路，上述第1和第2可变阻抗电路在基于上述色调数据的驱动期间的给定控制期间内，使上述第1和第2阻抗值降低，在经过上述控制期间之后，使上述第1和第2阻抗值分别回到第1和第2给定值。
在本发明中，为了产生进行了色调校正的多个基准电压，将利用串联连接在第1和第2电源线之间的多个电阻电路进行电阻分割的第1～第i个节点的电压作为第1～第i个基准电压输出。而且，利用第1可变阻抗电路控制第1电源线和第j个节点之间的阻抗值，利用第2可变阻抗电路控制第2电源线和第k个节点之间的阻抗值。这时，在驱动期间的给定控制期间内，使第1和第2阻抗值降低，在经过控制期间之后，使第1和第2阻抗值分别回到第1和第2给定值。
一般，当根据色调特性进行色调校正时，构成梯形电阻电路的电阻电路越靠近第1和第2电源线，其阻抗值越大。因此，如上所述，通过利用第1和第2可变阻抗电路进行控制，在控制期间，可以使电源的阻抗值降低，时间常数变小，在经过控制时间之后，可以使其回到原来的时间常数。由此，可以缩短充电时间，迅速达到所要的基准电压，这对于例如象极性反向驱动方式那样频繁改变基准电压的情况是很适合的。此外，因能够增大构成梯形电阻电路的电阻电路的阻抗值，故能够减小电流的损耗，实现低功耗。
此外，本发明的基准电压发生电路中的上述第1可变阻抗电路包含插在上述第1电源线和上述第j个节点之间的第1旁路电阻电路，上述第1旁路电阻电路在上述控制期间使上述第1电源线与上述第j个节点电联接，在经过上述控制期间之后，使上述第1电源线与上述第j个节点的电连接断开。
若按照本发明，通过设置第1旁路电阻电路，因能够降低从电源到第j个节点的阻抗，故除了上述效果之外，还可以使结构简单化。
此外，本发明的基准电压发生电路中的上述第1可变阻抗电路包含分别将上述第1电源线和第1～第j个节点旁路的第1～第j个开关电路，上述第1～第j个开关电路在使上述第1电源线与第1～第j个节点全部电联接后，再按从第j个节点到第1个节点的顺序逐次断开和上述第1电源线的电连接。
若按照本发明，利用第1～第j个开关电路进行控制，在使从电源到第1个节点的阻抗值降低之后，再顺次断开电联接使其回到原来的阻抗值，所以，能够迅速达到所要的基准电压而不伴随阻抗的急剧变化。
此外，本发明的基准电压发生电路中的上述第1可变阻抗电路包括其输入端与上述第1～第(j-1)个节点电联接的第1～第(j-1)个电压跟随器型运算放大器、插在上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个驱动输出开关电路、插在上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个电阻输出开关电路和插在上述第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点之间的第1旁路开关电路，上述第1～第(j-1)个驱动输出开关电路在上述控制期间使第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点电联接，在经过上述控制期间之后，断开第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点的电连接，上述第1～第(j-1)个电阻输出开关电路在上述控制期间断开第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点的电连接，在经过上述控制期间之后，使第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点电联接，上述第1旁路开关电路在上述控制期间使上述第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点电联接，在经过上述控制期间之后，断开第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点的电连接。
若按照本发明，使用第1～第(j-1)个电压跟随器型运算放大器进行阻抗变换，同时，能够利用第1旁路开关电路使第j个基准电压输出节点和第(j-1)个电压跟随器型运算放大器的输出短路，所以，能够降低从电源到第1～第j个节点的阻抗。因特别使用了电压跟随器型运算放大器，故能够快速驱动基准电压输出节点，即使驱动期间短，也能够供给所要的基准电压。
此外，本发明的基准电压发生电路中的上述第1可变阻抗电路包括其输入端与上述第1～第(j-1)个节点电联接的第1～第(j-1)个电压跟随器型运算放大器、插在上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个驱动输出开关电路、插在上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个电阻输出开关电路和插在上述第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点之间的第1运算放大器电路，上述第1～第(j-1)个驱动输出开关电路在上述控制期间使上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点电联接，在经过上述控制期间之后，断开第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点的电连接，上述第1～第(j-1)个电阻输出开关电路在上述控制期间断开第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点的电连接，在经过上述控制期间之后，使第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点电联接，上述第1运算放大器电路在上述控制期间向第j个基准电压输出节点输出已对第(j-1)个电压跟随器型运算放大器的输出附加了给定的偏置的电压，在经过上述控制期间之后，可以对其工作电流加以限制或使其截止。
若按照本发明，使用第1～第(j-1)个电压跟随器型运算放大器进行阻抗变换，同时，利用第1运算放大器对第j个基准电压输出节点附加偏置后再进行驱动，所以，能够降低从电源到第1～第j个节点的阻抗。此外，能够向第j个节点供给所要的高精度的第j个基准电压。因特别使用了电压跟随器型运算放大器，故能够快速驱动基准电压输出节点，即使驱动期间短，也能够供给所要的基准电压。此外，因能够控制第1运算放大器电路的工作电流，使其只在必要的期间内进行驱动，故能够抑制电流损耗的增大。
此外，本发明的基准电压发生电路中的上述第2可变阻抗电路包含插在上述第2电源线和上述第k个节点之间的第2旁路电阻电路，上述第2旁路电阻电路在上述控制期间使上述第2电源线与上述第k个节点电联接，在经过上述控制期间之后，使上述第2电源线与上述第k个节点的电连接断开。
若按照本发明，通过设置第2旁路电阻电路，因能够降低从电源到第k个节点的阻抗，故能够确保足够的充电时间并增大构成梯形电阻电路的电阻电路的阻抗值，同时，可以使结构简单化。
此外，本发明的基准电压发生电路中的上述第2可变阻抗电路包含分别将上述第2电源线和第k～第i个节点旁路的第k～第i个开关电路，上述第k～第i个开关电路在使上述第2电源线与第k～第i个节点电联接后，再按从第k个节点到第i个节点的顺序逐次断开和上述第2电源线的电连接。
若按照本发明，利用第k～第i个开关电路进行控制，在使从电源到第k个节点的阻抗值降低之后，再顺次断开电联接使其回到原来的阻抗值，所以，能够迅速达到所要的基准电压而不伴随阻抗的急剧变化。
此外，本发明的基准电压发生电路中的上述第2可变阻抗电路包括其输入端与上述第(k+1)～第i个节点电联接的第(k+1)～第i个电压跟随器型运算放大器、插在上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个驱动输出开关电路、插在上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个电阻输出开关电路和插在上述第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点之间的第2旁路开关电路，上述第(k+1)～第i个驱动输出开关电路在上述控制期间使第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点电联接，在经过上述控制期间之后，断开第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点的电连接，上述第(k+1)～第i个电阻输出开关电路在上述控制期间断开上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点的电连接，在经过上述控制期间之后，使上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点电联接，上述第2旁路开关电路在上述控制期间使上述第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点电联接，在经过上述控制期间之后，断开第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点的电连接。
若按照本发明，使用第(k+1)～第i个电压跟随器型运算放大器进行阻抗变换，同时，能够利用第2旁路开关电路使第k个基准电压输出节点和第(k+1)个电压跟随器型运算放大器的输出短路，所以，能够降低从电源到第(k+1)～第i个节点的阻抗。因特别使用了电压跟随器型运算放大器，故能够快速驱动基准电压输出节点，即使驱动期间短，也能够供给所要的基准电压。
此外，本发明的基准电压发生电路中的上述第2可变阻抗电路包括其输入端与上述第(k+1)～第i个节点电联接的第(k+1)～第i个电压跟随器型运算放大器、插在上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个驱动输出开关电路、插在上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个电阻输出开关电路和插在上述第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点之间的第2运算放大器电路，上述第(k+1)～第i个驱动输出开关电路在上述控制期间使上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点电联接，在经过上述控制期间之后，断开上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点的电连接，上述第(k+1)～第i个电阻输出开关电路在上述控制期间断开上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点的电连接，在经过上述控制期间之后，使上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点电联接，上述第2运算放大器电路在上述控制期间向第k个基准电压输出节点输出已对第(k+1)个电压跟随器型运算放大器的输出附加了给定的偏置的电压，在经过上述控制期间之后，可以对其工作电流加以限制或使其停止。
若按照本发明，使用第(k+1)～第i个电压跟随器型运算放大器进行阻抗变换，同时，利用第2运算放大器对第k个基准电压输出节点附加偏置后再进行驱动，所以，能够降低从电源到第k～第i个节点的电阻。此外，能够向第k个节点供给所要的高精度的第k个基准电压。因特别使用了电压跟随器型运算放大器，故能够快速驱动基准电压输出节点，即使驱动期间短，也能够供给所要的基准电压。此外，因能够控制第2运算放大器电路的工作电流，使其只在必要的期间内进行驱动，故能够抑制电流损耗的增大。
此外，本发明是一种发生多个基准电压的基准电压发生电路，该多个基准电压用来生成已根据色调数据进行了色调校正的色调值，该电路包括具有串联连接在供给第1及第2电源电压的第1及第2电源线之间的多个电阻电路并将利用各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点的电压作为第1～第i个基准电压输出的梯形电阻电路、在上述多个电阻电路中使从上述第1电源线到第j(j是整数)个节点之间连接的电阻电路的阻抗变化的第1组开关电路和在上述多个电阻电路中使从上述第2电源线到第k(1≤j＜k≤i，k是整数)个节点之间连接的电阻电路的阻抗变化的第2组开关电路，上述第1和第2组开关电路在基于上述色调数据的驱动期间的给定的控制期间内，降低电阻电路阻抗，在经过上述控制期间之后，提高电阻电路的阻抗。
在本发明中，对构成梯形电阻电路的电阻电路，使用第1和第2组开关电路控制从第1电源线到第j个节点的阻抗和从第2电源线到第k个节点的阻抗，使其变化。例如，通过并联连接或串联连接各电阻电路和开关电路，可以使用开关电路进行控制。这时，在控制期间，降低阻抗值以减小时间常数，在经过控制期间之后，回到原来的时间常数。因此，可以缩短充电时间，迅速达到所要的基准电压，这对于例如象极性反向驱动方式那样频繁改变基准电压的情况是很适合的。此外，因能够增大构成梯形电阻电路的电阻电路的阻抗值，故能够减小电流的损耗，实现低功耗。
此外，本发明的显示驱动电路可以包含上面记载基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
若按照本发明，能提供一种显示驱动电路，即使驱动时间短也能够进行色调校正，而且，能够实现低功耗。
此外，本发明的显示装置是包含与上述多个信号电极交叉的多个扫描电极、由上述多个信号电极和上述多个扫描电极指定的象素、驱动上述多个信号电极的上述记载的显示驱动电路和驱动上述多个扫描电极的扫描电极驱动电路的显示装置。
若按照本发明，可以提供色调丰富、功耗低的显示装置。
此外，本发明的显示装置是包含具有多个信号电极、与上述多个信号电极交叉的多个扫描电极和由上述多个信号电极和上述多个扫描电极指定的象素的显示面板、驱动上述多个信号电极的上述记载的显示驱动电路和驱动上述多个扫描电极的扫描电极驱动电路的显示装置。
若按照本发明，可以提供色调丰富、功耗低的显示装置。
此外，本发明是一种发生多个基准电压的基准电压发生方法，该多个基准电压用来生成已根据色调数据进行了色调校正的色调值，对于将利用串联连接在供给第1及第2电源电压的第1及第2电源线之间的多个电阻电路的各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点的电压作为第1～第i个基准电压输出的梯形电阻电路，在基于上述色调数据的驱动期间的给定控制期间内，使第j个(j为整数)节点和上述第1电源线之间的阻抗值以及第k个(1≤j＜k≤i，，k为整数)节点和上述第2电源线之间的阻抗值减小。
在本发明中，为了产生进行了色调校正的多个基准电压，将利用串联连接在第1和第2电源线之间的多个电阻电路进行电阻分割的第1～第i个节点的电压作为第1～第i个基准电压输出。而且，在驱动期间的给定控制期间内，使第1电源线和第j个节点之间的阻抗值以及第2电源线和第k个节点之间的阻抗值减小。
一般，当根据色调特性进行色调校正时，构成梯形电阻电路的电阻电路越靠近第1和第2电源线，其阻抗值越大。因此，如上所述，通过象上述那样进行控制，在控制期间，可以使阻抗值降低，时间常数变小，在经过控制时间之后，可以使其回到原来的时间常数。由此，可以缩短充电时间，迅速达到所要的基准电压，这对于例如象极性反向驱动方式那样频繁改变基准电压的情况是很适合的。此外，因能够增大构成梯形电阻电路的电阻电路的阻抗值，故能够减小电流的损耗，实现低功耗。


图1是表示使用包含本实施形态的基准电压发生电路的显示驱动电路的显示装置的概要构成的构成图。
图2是使用包含基准电压发生电路的显示驱动电路的信号驱动IC的功能的方框图。
图3是用来说明色调校正的说明图。
图4是表示电压跟随器电路的概要构成的方框图。
图5是表示一例电压跟随器电路的动作时序的时序图。
图6是表示本实施形态的基准电压发生电路的概要构成的电路构成图。
图7是表示典型的色调特性的说明图。
图8是用来说明典型的基准电压发生电路的动作的说明图。
图9是表示第1可变阻抗电路的一例控制时序的时序图。
图10是表示一例节点电压变化的说明图。
图11是表示一例使用了基准电压发生电路的信号驱动IC的具体构成的构成图。
图12是表示第1可变阻抗电路的第1构成例的构成图。
图13是用来说明输出使能信号的说明图。
图14是表示第1构成例中的一例控制时序的时序图。
图15是用第1构成例实现第2可变阻抗电路时的构成图。
图16是用第2构成例实现第1可变阻抗电路时的构成图。
图17是表示第2构成例中的一例控制时序的时序图。
图18是用第2构成例实现第2可变阻抗电路时的构成图。
图19A、图19B、图19C是第3构成例中的第1梯形电阻电路的电路构成图。
图20是第4构成例中的一部分梯形电阻电路的电路构成图。
图21是第5构成例中的一部分梯形电阻电路的电路构成图。
图22是第6构成例中的第1可变阻抗电路的电路构成图。
图23是表示第6构成例中的第1可变阻抗电路的的动作时序的时序图。
图24是采用了第6构成例的第2可变阻抗电路的电路构成图。
图25是第6构成例的变形例中的第1可变阻抗电路的电路构成图。
图26是表示第1运算放大器电路的具体电路构成例的电路图。
图27是表示第1运算放大器电路的动作控制时序的时序图。
图28是第6构成例的变形例中的第2可变阻抗电路的电路构成图。
图29是表示有机EL面板中的一例两晶体管方式的象素电路的构成图。
图30A是表示有机EL面板中的一例四晶体管方式的象素电路的构成图。图30B是表示象素电路的一例显示控制时序的时序图。
发明的
具体实施例方式
下面，使用附图详细说明本发明的最佳实施形态。再有，以下说明的实施形态不是对权利要求书中记载的本发明的内容进行限定。此外，以下说明的所有的构成不是构成本发明的必要条件。
本实施形态的基准电压发生电路可以作为色调校正电路使用。该色调校正电路包含在显示驱动电路中。显示驱动电路可以用于通过外加电压使其光学特性变化的电光学装置、例如液晶装置的驱动。
下面，虽然就将本实施形态的基准电压发生电路用于液晶装置的情况进行说明，但并不限于此，也可以用于其它显示装置。
1.显示装置图1示出使用包含本实施形态的基准电压发生电路的显示驱动电路的显示装置的概要构成。
显示装置(狭义地说是电光学装置、液晶装置)10可以包括显示面板(狭义地说是液晶面板)20。
显示面板20例如在玻璃衬底上形成。在该玻璃衬底上配置在Y方向排列多个且分别在X方向延伸的扫描电极(栅极线)G1～GN(N是2以上的自然数)和在X方向排列多个且分别在Y方向延伸的信号电极(源极线)S1～SM(M是2以上的自然数)。此外，与扫描电极Gn(1≤n≤N，n是自然数)和信号电极Sm(1≤m≤M，m是自然数)的交点对应设置象素区(象素)，在该象素区配置薄膜晶体管(以下，简称TFT)22nm。
TFT22nm的栅极与扫描电极Gn连接。TFT22nm的源极与信号电极Sm连接。TFT22nm的漏极与液晶电容(广义地说是液晶器件)24nm的象素电极26nm连接。
液晶电容24nm是在与象素电极26nm相对的对置电极28nm之间封入液晶而形成的，象素的透射率随加在这些电极间的电压而变化。向对置电极28nm供给对置电极电压Vcom。
显示装置10可以包含信号驱动IC30。作为信号驱动IC30，可以使用本实施形态的显示驱动电路。信号驱动IC30根据图像数据驱动显示面板20的信号电极S1～SM。
显示装置10可以包含扫描驱动IC32。扫描驱动IC32在垂直扫描期间依次驱动显示面板20的扫描电极G1～GN。
显示装置10可以包含电源电路34。电源电路34生成驱动信号电极所必要的电压，并供给信号驱动IC30。此外，电源电路3 4生成驱动扫描电极所必要的电压，并供给扫描驱动IC32。进而，电源电路34还可以生成对置电极电压Vcom。
显示装置10可以包含共电极驱动电路36。共电极驱动电路36由电源电路34供给已生成的对置电极电压Vcom，并向显示面板20的对置电极输出该对置电极电压Vcom。
显示装置10可以包含信号控制电路38，信号控制电路38按照未图示的中央处理装置(以下，简称CPU)等主机设定的内容，控制信号驱动IC30、扫描驱动IC32和电源电路34。例如，信号控制电路38对信号驱动IC30和扫描驱动IC32进行工作模式的设定和供给内部生成的垂直同步信号或水平同步信号，对电源电路34进行极性反向时序的控制。
再有，在图1中，显示装置10的构成包含了电源电路34、共电极驱动电路36或信号控制电路38，但也可以构成为将其中的至少一个设在显示装置10的外部。或者，也可以构成为使显示装置10包含主机。
此外，在图1中，也可以在已形成显示面板20的玻璃衬底上形成具有信号驱动IC30的功能的显示驱动电路和具有扫描驱动IC32的功能的扫描驱动电路中的至少一个电路。
在这样构成的显示装置10中，信号驱动IC30因根据色调数据进行色调(色调)显示，故向信号电极输出与该色调数据对应的电压。信号驱动IC30根据色调数据对向信号电极输出的电压进行色调校正。因此，信号驱动IC30包含进行色调校正的基准电压发生电路(狭义地说是色调校正电路)。
一般，显示面板20的色调特性因其结构和使用的液晶材料而异。即，应对液晶施加的电压和象素的透射率的关系不是固定的。因此，为了与色调数据对应生成加给液晶的最佳电压，利用基准电压发生电路来进行色调校正。
为了根据色调数据优化输出电压，在色调校正时，对由梯形电阻生成的多值电压进行校正。这时，需要决定构成梯形电阻的电阻电路的电阻比。
2.信号驱动IC图2示出使用包含本实施形态的基准电压发生电路的显示驱动电路的信号驱动IC30的功能方框图。
信号驱动IC30包含输入锁存电路40、移位寄存器42、行锁存电路44、锁存电路46、基准电压选择电路48(狭义地说是色调校正电路)、DAC(数/模转换器)(广义地说是电压选择电路)50和电压跟随器电路(广义地说是信号电极驱动电路)52。
输入锁存电路40根据时钟信号CLK锁存由图1所示的信号控制电路38供给的例如由各6比特的RGB信号形成的色调数据。时钟信号CLK由信号控制电路38供给。
输入锁存电路40锁存的色调数据在移位寄存器42中按时钟信号CLK依次移位。在移位寄存器42中依次移位后再输入的色调数据被行锁存电路44取入。
行锁存电路44取入的色调数据按锁存脉冲信号LP的时序锁存在锁存电路46中。锁存脉冲信号LP在水平扫描周期内被输入。
基准电压发生电路48分别在各个节点输出多个基准电压V0～VY(Y是自然数)，这些节点是使用象使作为驱动对象的显示面板的色调(色调)表现最佳那样决定的梯形电阻的电阻比，在高电位侧的电源电压(第1电源电压)V0和低电位侧的电源电压(第2电源电压)VSS之间进行电阻分割形成的分割节点。
图3示出用来说明色调校正的原理的图。
这里，是表示象素的透射率相对液晶的外加电压变化的典型的色调特性的图。若用0％～100％(或100％～0％)来表示象素的透射率，一般，液晶的外加电压越小或越大，透射率的变化变小。若液晶的外加电压在中间附近的区域，则透射率的变化变大。
因此，通过进行象和上述透射率的变化相反的变化那样的色调(γ)校正，可以实现与外加电压对应呈线性变化的色调校正后的透射率。因此，根据作为数字数据的色调数据，可以生成实现最佳透射率的基准电压Vγ。即，只要实现梯形电阻的电阻比以生成这样的基准电压即可。
由图2的基准电压发生电路48生成的多个基准电压V0～VY供给DAC50。
DAC50根据从锁存电路46供给的色调数据，从多个基准电压V0～VY中选择某一个电压，再输出给电压跟随器电路52。
电压跟随器电路52进行阻抗变换，根据由DAC50供给的电压驱动信号电极。
这样，信号驱动IC30根据色调数据从多个基准电压中选择某一个电压，进行阻抗变换后，向每一个信号电极输出。
图4示出电压跟随器电路52的概要构成。
这里，只示出1个输出的构成。
电压跟随器电路52包含运算放大器60、第1和第2开关元件Q1、Q2。
运算放大器4成电压跟随器。即，运算放大器60的输出端子连接到反相输入端子，构成负反馈。
运算放大器60的同相输入端子输入由图2所示的DAC50选择的基准电压Vin。运算放大器60的输出端子经第1开关元件Q1与信号电极连接，输出驱动电压Vout。该信号电极经第2开关元件又与运算放大器60的同相输入端子连接。
控制信号发生电路62生成用来进行第1和第2开关元件Q1、Q2的通断控制的控制信号VFcnt。这样的控制信号发生电路62可以对1个或多个信号电极设置。
第2开关元件Q2由控制信号VFcnt进行通断控制。第开关元件Q由输入控制信号VFcnt的反相器电路INV1的输出信号进行通断控制。
图5示出一例电压跟随器电路52的动作。
由控制信号发生电路62生成的控制信号VFcnt在由锁存脉冲信号LP规定的选择期间(驱动期间)t的前半期间(驱动期间的开始给定的期间)t1和后半期间t2，其逻辑电平发生变化。即，若前半期间t1控制信号VFcnt的逻辑电平为‘L’，则第1开关元件Q1导通，第2开关元件Q2截止。若后半期间t2控制信号VFcnt的逻辑电平为‘H’，则第1开关元件Q1截止，第2开关元件Q2导通。因此，在选择期间t内，在前半期间t1由连接成电压跟随器运算放大器60阻抗变换后驱动信号电极，在后半期间t2，使用从DAC50输出的基准电压驱动信号电极。
通过这样来驱动，在液晶电容和引线电容等充电所必要的前半期间t1，利用具有很高的驱动能力的电连接成电压跟随器的运算放大器60，驱动电压Vout快速上升，在不需要很高驱动能力的后半期间t2，可以由DAC50输出驱动电压。因此，可以将电流消耗大的运算放大器60的工作时间减小到最低限度，实现低功耗，同时，可以避免出现因行数增加、选择期间t变短而使充电时间不够的现象。
其次，详细说明基准电压发生电路48。
3.基准电压发生电路图6示出本实施形态的基准电压发生电路48的概要构成。
这里，除了本实施形态的基准电压发生电路48之外，还一起示出DAC50和电压跟随器电路52。
基准电压发生电路48利用连接在供给高电位侧的电源电压(第1电源电压)V0的第1电源线和供给低电位侧的电源电压(第2电源电压)VSS的第2电源线之间的梯形电阻电路输出多个基准电压V0～VY。梯形电阻电路与多个电阻电路连接。各电阻电路例如可以由开关元件或电阻电路构成。由梯形电阻电路中的各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点ND1～NDi上的电压作为多值的第1～第i个基准电压V1～Vi输出给第1～第i个基准电压输出节点。向DAC50供给第1～第i个基准电压V1～Vi和基准电压V0、VY(＝VSS)。
基准电压发生电路48包含第1和第2可变阻抗电路70、72。第1可变阻抗电路70可以使第1电源线和第j(j是整数)个节点NDj之间的第1阻抗值变化。第2可变阻抗电路72可以使第k(1≤j＜k≤i，k是整数)个节点NDk和第2电源线之间的第2阻抗值变化。
这样，基准电压发生电路48的构成特征是在利用构成连接在第1和第2电源线之间的梯形电阻电路的各电阻电路进行电阻分割的第1～第i个节点ND1～NDi中，使第1电源线和第j个节点NDj之间的阻抗、第k节点NDk和第2电源线之间的阻抗变化。因此，第j个节点NDj和第k节点NDk之间的阻抗可以在固定的状态下使用。
由基准电压发生电路48生成的多个基准电压V0～VY向DAC50供给。DAC50具有对每一个基准电压的输出节点设置的开关电路。开关电路可以利用通断控制使其两端连接或断开。各开关电路可以控制成根据由图2所示的锁存电路46供给的色调数据选择其中一个导通。DAC50向电压跟随器电路52输出已选择的电压，作为其输入电压Vin。
3.1梯形电阻图7是为了说明梯形电阻的电阻比而示出的典型的色调特性的特性图。
一般，显示面板、特别是液晶面板，其色调特性因结构或液晶材料而异。因此可知，应对液晶施加的电压和象素的透射率的关系不是固定的。如图7所示，若电源电压是5V的第1液晶面板和电源电压是3V的第2液晶面板为例，在象素透射率变化大的能动区工作的外加电压的范围不同。因此，为了将第1和第2液晶面板分别校正到能实现最佳色调表现的电压，有必要决定梯形电阻(梯形电阻电路)的电阻比。这里，梯形电阻的电阻比是指构成梯形电阻的各电阻电路的阻抗值相对串联连接在第1和第2电源线之间的梯形电阻的总阻抗值的比。
如图7所示，在液晶透射率变化相对液晶外加电压变化大的区域、即中间色调区，梯形电阻的电阻比设定得较小，使对应1个色调的变化的电压变化小。另一方面，在液晶透射率变化相对液晶外加电压变化小的区域，梯形电阻的电阻比设定得较大，使对应1个色调的变化的电压变化大。
图8示出用来说明已考虑了这样的梯形电阻的电阻比的基准电压发生电路48的动作的模式图。
这里，设梯形电阻电路由串联连接的电阻电路R0～R4构成，第1可变阻抗电路70具有插在第1节点ND1和第1电源线之间的开关元件BSW。即，第1可变阻抗电路70通过使开关元件BSW导通，将第1电源线和第1节点ND1之间的电阻设定得较低。再有，省略第2可变阻抗电路72的图示。
利用梯形电阻电路的各电阻电路进行电阻分割的节点经构成作为电压选择电路的DAC的开关电路，与基准电压输出节点连接。
在这样的梯形电阻电路中，图7所示的色调特性的电阻电路R0、R4的阻抗值大，产生中间色调的基准电压的电阻电路R2的阻抗值设定得比电阻电路R0、R4的阻抗值小。
这里，例如，在第1节点ND1处，在取决于由电阻电路R0和该节点的负载电容C01及引线电阻R01决定的时间常数的充电时间内到达基准电压V1的电压。因此，因电阻电路R0的阻抗值大，故充电时间长。特别，当利用使加在液晶上的电压的极性反向的极性反向驱动方式，在每一个极性反向周期内使应生成的基准电压的极性反向时，该充电时间不够。
此外，例如，在第3节点ND3处，在取决于由电阻电路R0～R2和该节点的负载电容C23及引线电阻R23决定的时间常数的充电时间内到达基准电压V3的电压。即，如上所述，尽管用来生成中间色调附近的基准电压的电阻电路R2的阻抗值小，因电阻电路R0～R2而使阻抗值变大，结果，充电时间长。
虽然通过将梯形电阻的各电阻电路的阻抗值设定得较小，可以减小各节点的时间常数，但是，因流过梯形电阻的电流变大，功耗增加，所以，从低功耗的观点出发，希望构成梯形电阻的电阻电路的阻抗值大。
因此，在本实施形态中，通过设置开关电路BSW作为第1可变阻抗电路70，去旁路梯形电阻电路R0，可以使梯形电阻的电阻电路的阻抗值增大，另一方面，当有必要充电时，使电源的阻抗变低，缩短充电时间。
图9示出第1可变阻抗电路70的一例控制时序。图10示出按照图9所示的控制时序变化的第1和第3节点ND1、ND3的电压的例子。
例如，在极性反向驱动方式中，可以根据与规定极性反向周期的极性反向信号POL对应的驱动时序控制第1可变阻抗电路70。即，在根据色调数据驱动的驱动期间(给定的驱动期间)T01的开始控制期间(给定的控制期间)t01中，使作为第1可变阻抗电路70的开关电路BSW导通，将电阻电路R0旁路。因此，因能够使从第1电源线看去的阻抗变低，故第1节点ND1能迅速到达给定的基准电压V1附近(图10)。然后(经过控制期间t01之后)，通过使开关电路BSW截止，第1节点ND1变成电阻分压后的基准电压V1(图10)。第3节点ND3也一样。
3.2对信号驱动IC的应用例子图11示出一例使用了这样的基准电压发生电路48的信号驱动IC30的具体构成。
这里，示出基准电压发生电路48共同驱动M根信号电极的情况。即，相对M根信号电极S1～SM分别具有DAC50-1～50-M、电压跟随器电路52-1～52-M。
DAC50-1～50-M根据与各信号电极对应的色调数据，从多个基准电压中选择1个基准电压。向DAC50-1～50-M供给的多个基准电压在基准电压发生电路48中生成。基准电压发生电路48包含梯形电阻电路和第1及第2可变阻抗电路70、72。第1及第2可变阻抗电路70、72利用给定的可变控制信号，对第1及第2电源线和利用构成梯形电阻电路的电阻电路进行电阻分割的给定的节点之间的电阻进行控制，使之变化。通过这样来构成，即使信号电极数增加，其抑制基准电压发生电路48的电路规模增大的效果也很明显。
3.3可变阻抗电路的构成在基准电压发生电路48中，如上所述，可变控制的第1及第2可变阻抗电路70、72例如可以如下构成。
3.3.1第1构成例图12示出第1可变阻抗电路70的第1构成例。
这里，作为第1可变阻抗电路70，对于将由各电阻电路进行了电阻分割的第1～第i(i是2以上的整数)个节点ND1～NDi的电压作为的第1～第i个基准电压V1～Vi输出的梯形电阻电路，使作为第j(j是整数)节点Ndj和第1电源线之间的阻抗的第1阻抗值变化。
若第1可变阻抗电路70插在第1电源线和第4节点ND4之间，则第1可变阻抗电路70例如利用由图12所示那样的可变控制信号生成电路80生成的可变控制信号c3进行通断控制。
可变控制信号生成电路80包含计数器CNT、数据触发器DFF、比较器CMP和置位复位触发器SR-FF。数据触发器DFF预先设定与控制期间t01对应的时钟信号CLK的时钟计数值。计数器CNT是根据时钟信号CLK一个一个计数的计数器。比较器CMP对数据触发器DFF设定的时钟计数值和计数器CNT计数的计数值进行一致性检测，若一致则输出逻辑电平为‘H’的比较结果信号c1。置位复位触发器由比较结果信号置位，由给定的输出使能信号XOE复位。计数器CNT也由该输出使能信号XOE复位。输出使能信号XOE是象图13所示那样只在极性反向信号POL的上升沿和下降沿的前后给定期间内变成高电平的信号，根据输出使能信号XOE驱动信号电极。可变控制信号c3根据置位复位触发器SR-FF的数据输出信号c2和输出使能信号XOE生成。
图14示出可变控制信号生成电路80的一例控制时序。
当图13所示的输出使能信号XOE的逻辑电平为‘H’时，计数器CNT和置位复位触发器SR-FF被复位。这时，数据输出信号c2输出逻辑电平‘L’，可变控制信号c3的逻辑电平为‘L’，所以，第1可变阻抗电路70的开关电路截止。
然后，当输出使能信号XOE的逻辑电平为‘L’时，第1可变阻抗电路70的开关电路导通，计数器CNT开始根据时钟信号CLK计数。这里，若数据触发器DFF预先设定为‘2’，在时钟信号CLK的第2个时钟周期比较结果信号c1的逻辑电平变成‘H’。当比较结果信号c1的逻辑电平变成‘H’时，置位复位触发器SR-FF被置位，可变控制信号c3的逻辑电平为‘L’，第1可变阻抗电路70的开关电路截止。
这样，在输出使能信号XOE的逻辑电平变成‘L’之后，第1可变阻抗电路70只在与数据触发器DFF设定的时钟计数值对应的期间内，使第1电源线和第4节点ND4之间的阻抗变低。因此，第4节点ND4的充电时间变短，然后到达正确的基准电压V4。
再有，第2可变阻抗电路72也可以象图15所示那样构成。即，作为第2可变阻抗电路72，对于将由各电阻电路进行了电阻分割的第1～第i(i是2以上的整数)个节点ND1～NDi的电压作为的第1～第i个基准电压V1～Vi输出的梯形电阻电路，使作为第k(j＜k≤i，k是整数)个节点和第2电源线之间的阻抗的第2阻抗值变化。
第2可变阻抗电路72由可变控制信号c3’控制其通断。可变控制信号c3’可以使用和上述可变控制信号c3同等的信号。
这样，若按照第1构成例，因在必须充电的期间可以使电源的阻抗变低，故能够使构成梯形电阻电路的电阻电路的阻抗值变大，实现低功耗，同时，能够确保足够的充电时间。
3.3.2第2构成例图16示出第1可变阻抗电路70的第2构成例。
这里，作为第1可变阻抗电路70，对于将由各电阻电路进行了电阻分割的第1～第i(i是2以上的整数)个节点ND1～NDi的电压作为的第1～第i个基准电压V1～Vi输出的梯形电阻电路，包含将第1电源线和第1～第j个节点ND1～NDj分别旁路的第1～第j个开关电路，分别降低第1电源线和第1～第j个节点ND1～NDj之间的阻抗。再有，图16示出j等于‘4’的情况。
第1可变阻抗电路70例如利用由图16所示那样的可变控制信号生成电路82生成的可变控制信号c11、c12、c13、c14进行通断控制。
可变控制信号生成电路82包含第1～第4个数据触发器(以下，简称作D-FF1～D-FF4)。D-FF1～D-FF4根据时钟输入端子CK输入的信号锁存数据输入端子D输入的信号，并从数据输出端子Q输出。D-FF1～D-FF4的CK端子共同输入时钟信号。D-FF4的D端子输入图13所示的输出使能信号XOE。从D-FF4的Q端子输出可变控制信号c14。可变控制信号c14输入到第1可变阻抗电路70，对插在第1电源线和第4节点ND4之间的开关电路SW4进行通断控制。D-FF4的数据输入端子Q与D-FF3的数据输入端子D连接。
从D-FF3的数据输出端子Q输出可变控制信号c13。可变控制信号c13输入到第1可变阻抗电路70，对插在第1电源线和第3节点ND3之间的开关电路SW3进行通断控制。D-FF3的数据输入端子Q与D-FF2的数据输入端子D连接。
从D-FF2的数据输出端子Q输出可变控制信号c12。可变控制信号c12输入到第1可变阻抗电路70，对插在第1电源线和第2节点ND2之间的开关电路SW2进行通断控制。D-FF2的数据输入端子Q与D-FF1的数据输入端子D连接。
从D-FF1的数据输出端子Q输出可变控制信号c11。可变控制信号c11输入到第1可变阻抗电路70，对插在第1电源线和第1节点ND1之间的开关电路SW1进行通断控制。
图17示出可变控制信号生成电路82的控制时序。
如图13所示，D-FF4输入的逻辑电平为‘H’的输出使能信号XOE与时钟信号CLK同步，依次从D-FF3、D-FF2、D-FF1的数据输出端子Q输出。因此，在时钟信号CLK的每一个时钟周期，可变控制信号c11、c12、c13、c14Y依次变成逻辑电平‘L’。因此，在开关电路SW1～SW4导通，第1～第4节点ND1～ND4和第1电源线被旁路之后，开关电路SW4、SW3、SW2、SW1依次截止，第1～第4节点ND1～ND4和第1电源线断开。因此，第1电源线和第1～第4节点ND1～ND4之间的各阻抗按照应到达的电压电平从低到高的顺序，其阻抗值回到原来的规定值，所以，基准电压V1～V4能迅速到达目标电压。
再有，第2可变阻抗电路72也可以象图18所示那样构成。即，作为第2可变阻抗电路72，对于将由各电阻电路进行了电阻分割的第1～第i(i是2以上的整数)个节点ND1～NDi的电压作为的第1～第i个基准电压V1～Vi输出的梯形电阻电路，包含将上述第2电源线和第k～第i个节点NDk～NDi分别旁路的第k～第i个开关电路SWk～SWi，分别降低第2电源线和第k1～第i个节点NDk～NDi之间的阻抗。各开关电路可以利用可变控制信号c1k’、...、c1(i-1)、c1i’进行通断控制，且能够和第1可变阻抗电路70的可变控制信号共用。这时，在第k～第i个开关电路SWk～SWi全部导通之后，第k～第i个节点NDk～Ndi依次和第2电源线断开。
这样，若按照第2构成例，因在必须充电的期间可以使电源的阻抗变低，故能够使构成梯形电阻电路的电阻电路的阻抗值变大，实现低功耗，同时，能够确保足够的充电时间。
3.3.3第3构成例在第1和第2构成例中，通过使电源线和节点短路来降低电源的阻抗，从而缩短充电时间，但并不限于此。例如，也可以通过降低电源线和节点之间的梯形电阻的阻抗值来降低电源的阻抗。
即，具有串联连接在供给第1和第2电源电压的第1和第2电源线之间的多个电阻电路，对于将由各电阻电路进行了电阻分割的第1～第i(i是2以上的整数)个节点ND1～NDi的电压作为的第1～第i个基准电压V1～Vi输出的梯形电阻电路，利用第1组开关电路，在多个电阻电路中，使从第1电源线到第j(j是整数)个节点之间连接的电阻电路的阻抗值变化。此外，利用第2组开关电路，在多个电阻电路中，使从第2电源线到第k(1≤j＜k≤i，k是整数)个节点之间连接的电阻电路的阻抗值变化。更具体一点说，第1和第2组开关电路在驱动期间的给定的控制期间内，使电阻电路的阻抗值降低，在经过控制期间之后，提高电阻电路的阻抗值。
第1和第2组开关电路可以和构成梯形电阻电路的电阻电路串联，也可以并联。
即使这样，因为在必须充电的期间可以使电源的阻抗变低，同时能够使构成梯形电阻电路的电阻电路的阻抗值变大，所以也能实现低功耗。
图19A、图19B、图19C示出梯形电阻电路的第3构成例。
即，梯形电阻电路的构成如图19A所示，例如包含串联连接的可变阻抗电路VR0～VR3。可变阻抗电路如图19B所示，可以和将开关电路(开关元件)及电阻电路(电阻元件)串联连接的电阻切换电路并联连接构成。这时，在并联连接的电阻切换电路的开关电路中，根据给定的可变控制信号，使其中至少1个开关电路导通。
例如，可变阻抗电路VR0可以与电阻切换电路90-01～90-04并联构成。可变阻抗电路VR1可以与电阻切换电路90-11～90-14并联构成。可变阻抗电路VR2可以与电阻切换电路90-21～90-24并联构成。可变阻抗电路VR 3可以与电阻切换电路90-31～90-34并联构成。
此外，如图19C所示，在可变阻抗电路中，也可以进而对电阻切换电路并联连接电阻电路。
例如，可变阻抗电路VR0可以与电阻切换电路90-01～90-04并联连接电阻电路92-0构成。可变阻抗电路VR1可以与电阻切换电路90-11～90-14并联连接电阻电路92-1构成。可变阻抗电路VR2可以与电阻切换电路90-21～90-24并联连接电阻电路92-2构成。可变阻抗电路VR3可以与电阻切换电路90-31～90-34并联连接电阻电路92-3构成。
这时，因不必控制成使至少1个并联连接的电阻切换电路的开关电路导通，故可以避免因错误设定而变成开路状态，或者，可以不必设置用来避免该状态的电路，使结构和控制简单化。
在这样的构成中，各电子切换电路的开关电路根据给定的可变控制信号控制通断。因此，通过控制并改变第1电源线和第j个节点之间的各可变阻抗，或第2电源线和第k个节点之间的各电阻电路的阻抗值，可以降低节点和电源线之间的阻抗，可以得到和上述构成例同样的效果。
3.3.4第4构成例图20示出梯形电阻电路的第4构成例。
这里，梯形电阻电路如图19A所示，例如包含串联连接的可变阻抗电路VR0～VR3。
可变阻抗电路如图20所示，可以和将电阻电路和开关电路并联连接的电阻切换电路串联连接构成。这时，电阻切换电路的开关元件根据给定的可变控制信号进行通断。
例如，可变阻抗电路VR0可以与电阻切换电路94-01～94-04串联构成。可变阻抗电路VR1可以与电阻切换电路94-11～94-14串联构成。可变阻抗电路VR2可以与电阻切换电路94-21～94-24串联构成。可变阻抗电路VR3可以与电阻切换电路94-31～94-34串联构成。
在这样的构成中，通过控制并改变第1电源线和第j个节点之间的各可变阻抗，或第2电源线和第k个节点之间的各电阻电路的阻抗值，可以降低节点和电源线之间的阻抗，可以得到和上述构成例同样的效果。
3.3.5第5构成例图21示出梯形电阻电路的第5构成例。
这里，梯形电阻电路如图19A所示，例如包含串联连接的可变阻抗电路VR0～VR3。
在可变阻抗电路VR0中，在第1电源线和第1节点ND1之间插入串联连接的开关电路(开关元件)SWA和电阻电路R01。在第1节点ND1和基准电压V1的输出节点之间插入开关电路SW11。此外，在可变阻抗电路VR0中，在第1电源线和第1节点ND1B之间插入串联连接的开关电路SWB和电阻电路R02。在第1节点ND1B和基准电压V1之间插入开关电路SW12。进而，在可变阻抗电路VR0中，在第1电源线和第1节点ND1C之间插入串联连接的开关电路SWC和电阻电路R03。在第1节点ND1C和基准电压V1之间插入开关电路SW13。
在可变阻抗电路VR1中，在节点ND1和节点ND2之间插入电阻电路R11。在节点ND2和基准电压V2的输出节点之间插入开关电路SW21。此外，在可变阻抗电路VR1中，在节点ND1B和ND2B之间插入电阻电路R12。在节点ND2B和基准电压V2的输出节点之间插入开关电路SW22。进而，在可变阻抗电路VR1中，在节点ND1C和节点ND2C之间插入电阻电路R13。在节点ND2C和基准电压V2之间插入开关电路SW23。
在可变阻抗电路VR2中，在节点ND2和节点NDs之间插入电阻电路R21。在节点ND3和基准电压V3的输出节点之间插入开关电路SW31。此外，在可变阻抗电路VR2中，在节点ND2B和ND3B之间插入电阻电路R22。在节点ND3B和基准电压V3的输出节点之间插入开关电路SW32。进而，在可变阻抗电路VR2中，在节点ND2C和节点ND3C之间插入电阻电路R23。在节点ND3C和基准电压V3的输出节点之间插入开关电路SW33。
在可变阻抗电路VR3中，在节点ND3和基准电压V4的输出节点之间插入电阻电路R31。此外，在可变阻抗电路VR3中，在节点ND3B和基准电压V4的输出节点之间插入电阻电路SW32。进而，在可变阻抗电路VR3中，在节点ND3C和基准电压V4的输出节点之间插入开关电路SW33。
在这样的构成中，开关电路SWA、SWB、SWC、SW11～SW13、SW21～SW23、SW31～SW33、根据给定的可变控制信号控制通断。
例如，当开关电路SWB、SWC、SW13、SW22导通，开关电路SWA、SW11、SW12、SW21、SW23截止时，作为基准电压V1，输出由电阻电路R03使电源电压V0下降后的电压，作为基准电压V2，输出由电阻电路R03和电阻电路R12使电源电压V0下降后的电压。
在这样的构成中，通过控制并改变第1电源线和第j个节点之间的各可变阻抗，或第2电源线和第k个节点之间的各电阻电路的阻抗值，可以降低节点和电源线之间的阻抗，可以得到和上述构成例同样的效果。
3.3.6第6构成例在第1～第5构成例中，利用电阻元件和开关元件进行电阻的可变控制，但并不限于此。在第6构成例中，利用连接成电压跟随器的运算放大器进行阻抗变换。即，在串联连接在第1和第2电源线之间的梯形电阻电路的各节点上具有包含连接成电压跟随器的运算放大器的第1和第2可变阻抗电路70、72。这时，在驱动期间的开始控制期间利用可变控制使阻抗值降低，其后，回到原来的阻抗值，因此，可以确保充电时间，使梯形电阻电路的各电阻电路的阻抗值增大，实现低功耗。
图22示出使用了连接成电压跟随器的运算放大器的梯形电阻电路的第6构成例。
这里，第1可变阻抗电路70如图19A所示，例如进行包含串联连接的可变阻抗电路VR0～VR3的梯形电阻电路的第1～第4节点的阻抗可变控制。可变阻抗电路VR0～VR3通过在由梯形电阻电路的电阻元件R0～R3进行电阻分割的第1～第4节点上设置电压跟随器电路来进行阻抗变换。
即，在第1可变阻抗电路70中，在第1～第(j-1)个节点上连接第1～第(j-1)个电压跟随器电路96-1～96-j。第1～第(j-1)个电压跟随器电路96-1～96-j如图4所示，包含连接成电压跟随器的运算放大器、插在第1～第(j-1)个连接成电压跟随器的运算放大器的输出和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个驱动输出开关电路以及插在第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个电阻输出开关电路。而且，第1旁路开关电路SWD插在第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点之间。
第1～第(j-1)个驱动输出开关电路和第1～第(j-1)个电阻输出开关电路利用控制信号cnt0、cnt1进行通断控制。
图23示出图22所示的梯形电阻电路的一例控制时序。
例如，在由锁存脉冲信号LP规定的选择期间(驱动期间)t的前半期间(驱动期间的开始给定期间)t1和后半周期t2，控制信号cnt0、cnt1的逻辑电平发生变化。在前半期间t1，控制信号cnt0的逻辑电平为‘L’，控制信号cnt1的逻辑电平为‘H’，第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点接通，第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点断开。在后半期间t2，控制信号cnt0的逻辑电平为‘H’，控制信号cnt1的逻辑电平为‘L’，第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点断开，第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点接通。
这样，在选择期间t内，在前半期间t1，利用连接成电压跟随器的运算放大器进行阻抗变换，驱动基准电压V1的输出节点，在后半期间t2，通过电阻电路R0决定基准电压V1的输出节点的电压。即，如图23所示，在必须对液晶电容或引线电容等进行充电的前半期间t1，可以利用驱动能力强的电连接成电压跟随器的运算放大器使驱动电压快速上升，在不需要强驱动能力的后半期间t2，可以由电阻电路R0输出驱动电压。
再有，对于电压跟随器电路96-1～96-3的运算放大器，因工作时流过恒定的工作电流，故在选择期间t的后半期间t2，希望对该工作电流进行限流或使其停止。
第2可变阻抗电路72如图24所示，也可以和图22同样构成。即，包含与第(k+1)～第i个节点连接的第(k+1)～第i个电压跟随器型运算放大器、插在第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个驱动输出开关电路以及插在第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个电阻输出开关电路。而且，第2旁路开关电路SWE插在第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点之间。
第(k+1)～第i个驱动输出开关电路和第(k+1)～第i个电阻输出开关电路利用控制信号cnt0’、cnt1’进行通断控制。控制信号cnt0’可以使用和图22所示的控制信号cnt0同等的信号。控制信号cnt1’可以使用和图22所示的控制信号cnt1同等的信号。
3.3.6.1变形例再有，在图22中，也可以如图25所示那样，取代开关电路SWD而设置输出带偏置的输出电压的第1运算放大器电路98。
在图25的可变阻抗电路VR3中，在电压跟随器电路96-3的电连接成电压跟随器的运算放大器的输出端子和基准电压V4的输出节点之间插入带偏置的第1运算放大器98。运算放大器98利用控制信号cnt1控制其动作(进行工作电流控制)。
图26示出第1运算放大器98的详细构成例。
第1运算放大器98包含差动放大部100和输出部102。
差动放大部100包含第1和第2差动放大部104、106。
第1差动放大部104将流过栅极加基准信号VREFN的n型MOS晶体管Trn1(以下，将n型MOS晶体管Trnx(x是任意整数)间称作Trnx)的漏极和源极之间的电流作为电流源，该电流源与Trn2～Trn4的源极端子连接。第1运算放大器98的输出信号OUT加给Trn2、Trn3的栅极。Trn4的栅极加输入信号IN。
Trn2～Trn4的漏极端子与密勒电流结构的p型MOS晶体管Trp1(以下，将p型MOS晶体管Trpy(y是任意整数)间称作Trpy)、Trp2的漏极端子连接。再有，Trp1、Trp2的栅极与Trn2、Trn3的漏极端子连接。
从Trp2的漏极端子输出差动输出信号SO1。
第2差动放大部106将流过栅极加基准信号VREFP的Trp3的漏极和源极之间的电流作为电流源，该电流源与Trp4～Trp6的源极端子连接。第1运算放大器98的输出信号OUT加给Trp4、Trp5的栅极。Trp6的栅极加输入信号IN。
Trp4～Trp6的漏极端子与密勒电流结构的Trn5、Trn6的漏极端子连接。再有，Trn5、Trn6的栅极与Trp4、Trp5的漏极端子连接。
从Trn6的漏极端子输出差动输出信号SO2。
输出部102包含串联连接在电源电压VDD和接地电压VSS之间的Trp7和Trn7。Trp7的栅加差动输出信号SO1。Trn7的栅加差动输出信号SO2。从Trp7和Trn7的漏极端子输出输出信号OUT。
此外，Trp7的栅极与Trp8的漏极连接。Trp8的源极端子与电源电压VDD连接，栅极加使能信号ENB。Trn7的栅极与Trn8的漏极连接。Trn8的源极端子与接地电压VSS连接，栅极加反相使能信号XENB。
这样构成第1运算放大器电路98如图26所示，根据基准信号VREFN、VREFP、使能信号ENB和反相使能信号XENB动作，输出输入信号IN的电压带偏置的输出信号OUT。作为基准信号VREFN和使能信号ENB，可以使用图23所示的控制信号cnt1。作为基准信号VREFP和反相使能信号XENB，可以使用控制信号cnt1的反相信号。
在第1差动放大部104中，当基准信号VREFN的逻辑电平为‘H’Trn1作为电流源开始动作时，根据输出信号OUT和输入信号IN，使与构成差动对的Trn2、Trn3和Trn4的驱动能力的差对应的电压作为差动输出信号SO1输出。这时，因Trp8截止，故差动输出信号SO1直接加在Trp7的栅极上。此外，第2差动放大部106也一样，差动输出信号SO2加在Trn7的栅极上。结果，输出部102可以输出在输入信号IN上附加了与构成上述差动对的驱动能力对应的偏置的输出信号OUT。
在第1差动放大部104中，当基准信号VREFN的逻辑电平为‘L’Trn1截止时，不能进行放大，电源电压VDD经Trp8加在Trp7的栅极上。同样，在第2差动放大部106中，接地电源电压VSS经Trp8加在Trp7的栅极上。结果，输出部102的输出变成高阻状态。再有，因可以利用基准信号VREFN、VREFP限制流过电流源的电流或使其截止，故能够进行控制，使其在不工作期间没有工作电流。
这样一来，第1运算放大器电路98可以加高精度的偏置。因此，可以使用电压跟随器的阻抗变换对可变阻抗电路的阻抗值进行可变控制，可以改变电源的阻抗。再有，对于第1运算放大器98，希望在选择期间t的后半期间t2对该工作电流进行限制或使其截止。
对于第2可变阻抗电路72也一样，可以如图28所示那样取代图24中的开关电路SWE而使用第2运算放大器电路120。即，包含与第(k+1)～第i个节点连接的第(k+1)～第i个电压跟随器型运算放大器、插在第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个驱动输出开关电路、插在第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个电阻输出开关电路以及插在第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点之间的第2运算放大器电路120。第2运算放大器电路120向第k个基准电压输出节点输出对第(k+1)个基准电压Vk附加了给定的偏置电压的电压。
第2运算放大器电路120和图25所示的第1运算放大器电路98一样，例如可以利用控制信号cnt1’进行动作控制。再有，对于第2运算放大器120，也希望在选择期间t的后半期间t2对该工作电流进行限制或使其截止。
4.其它以上，以具有使用了TFT的液晶面板的液晶装置为例进行了说明，但并不限于此。也可以使用给定的电流变换电路将由基准电压发生电路48生成的基准电压变换成电流，再供给电流驱动型元件。若这样，则可以适用于驱动显示有机EL面板的信号驱动IC，该有机EL面板包含与例如由信号电极和扫描电极特定的象素对应设置的有机EL元件。
图29示出由这样的信号驱动IC驱动的有机EL面板中的一例两晶体管方式的象素电路。
有机EL面板在信号电极Sm和扫描电极Gn的交叉点上具有驱动TFT800nm、开关TFT810nm、保持电容820nm和有机LED830nm。驱动TFT800nm由P型晶体管构成。
驱动TFT800nm和有机LED830nm与电源线串联连接。
开关TFT810nm插在驱动TFT800nm的栅极和信号电极Snm之间。开关TFT810nm的栅极与扫描电极Gn连接。
保持电容820nm插在驱动TFT800nm的栅极和电容线之间。
在这样的有机EL元件中，当驱动扫描电极Gn使开关TFT810nm导通时，信号电极Sm的电压写入保持电容820nm，同时，加在驱动TFT800nm的栅极上。驱动TFT800nm的栅极电压Vgs由信号电极Sm的电压决定。因驱动TFT800nm和有机LED830nm串联连接，故流过驱动TFT800nm的电流直接流过有机LED830nm。
因此，通过由保持电容820nm保持与信号电极Sm的电压对应的栅极电压Vgs，例如在1帧期间使和栅极电压Vgs对应的电流流过有机LED830，由此，可以在该帧中使象素持续发光。
图30A示出使用信号驱动IC驱动的有机EL面板中的一例4晶体管方式的象素电路。图30B示出该象素电路的显示控制时序。
这时，有机EL面板具有驱动TFT900nm、开关TFT910nm、保持电容920nm和有机LED930nm。
与图29所示的两晶体管方式象素电路的不同点在于从恒流源950nm经作为开关元件的p型TFT940nm向象素供给恒定电流Idata以取代恒定电压以及保持电容920nm和驱动TFT900nm经过作为开关元件的p型TFT960nm与电源线连接。
在这样的有机EL元件中，首先利用栅极电压Vgp使p型TFT960nm截止，断开电源线，并利用栅极电压Vse1使p型TFT940nm和开关TFT910nm导通，使从恒流源950nm来的恒定电流Idata流过驱动TFT900nm。
在流过驱动TFT900nm的电流达到稳定之前，保持电容920nm保持与恒定电流Idata对应的电压。
接着，利用栅极电压Vse1使p型TFT940nm和开关TFT910nm截止，再利用栅极电压Vgp使p型TFT960nm导通，使电源线、驱动TFT900nm和有机LED930nm接通。这时，利用保持电容920nm保持的电压，向有机LED930nm供给和恒定电流Idata大致相等或大小与其对应的电流。
在这样的有机EL元件中，例如，可以使扫描电极作为加栅极电压Vse1的电极、将信号电极作为数据线构成。
有机LED可以在透明阳极(ITO)的上部设置发光层，进而，在其上部设置金属阴极，也可以在金属阳极的上部设置发光层、透光性阴极和透明密封罩。
通过象上述那样构成驱动显示包含以上说明的有机EL元件的有机EL面板的信号驱动IC，可以对有机EL面板提供通用的信号驱动IC。
再有，本发明不限于上述实施形态，在本发明的要则范围内可以进行各种变形实施。例如，也可以适用于等离子体显示装置。
此外，作为对节点和第1及第2电源线之间的阻抗进行可变控制的可变控制信号，也可以使用从用户来的给定的命令或从外部输入端子输入的控制信号。
进而还有，作为对梯形电阻电路的电阻进行可变控制的电路，也可以将第1～第6构成例任意组合后构成。
权利要求
1.一种发生多个基准电压的基准电压发生电路，该多个基准电压用来生成已根据色调数据进行了色调校正的色调值，其特征在于，包括具有串联连接在供给第1及第2电源电压的第1及第2电源线之间的多个电阻电路并将利用各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点的电压作为第1～第i个基准电压输出的梯形电阻电路；使作为第j个(j为整数)节点和上述第1电源线之间的阻抗的第1阻抗值变化的第1可变阻抗电路；使作为第k个(1≤j＜k≤i，，k为整数)节点和上述第2电源线之间的阻抗的第2阻抗值变化的第2可变阻抗电路，上述第1和第2可变阻抗电路在基于上述色调数据的驱动期间的给定控制期间内，使上述第1和第2阻抗值降低，在经过上述控制期间之后，使上述第1和第2阻抗值分别回到第1和第2给定值。
2.权利要求1记载的基准电压发生电路，其特征在于上述第1可变阻抗电路包含插在上述第1电源线和上述第j个节点之间的第1旁路阻抗电路，上述第1旁路阻抗电路在上述控制期间使上述第1电源线与上述第j个节点连接，在经过上述控制期间之后，使上述第1电源线与上述第j个节点的电连接断开。
3.权利要求1记载的基准电压发生电路，其特征在于上述第1可变阻抗电路包含分别将上述第1电源线和第1～第j个节点旁路的第1～第j个开关电路，上述第1～第j个开关电路在使上述第1电源线与第1～第j个节点全部连接后，再按从第j个节点到第1个节点的顺序逐次断开和上述第1电源线的电连接。
4.权利要求1记载的基准电压发生电路，其特征在于上述第1可变阻抗电路包括其输入端与上述第1～第(j-1)个节点连接的第1～第(j-1)个电压跟随器型运算放大器；插在上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个驱动输出开关电路；插在上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个电阻输出开关电路；插在上述第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点之间的第1旁路开关电路，上述第1～第(j-1)个驱动输出开关电路在上述控制期间使第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点连接，在经过上述控制期间之后，断开上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点的电连接，上述第1～第(j-1)个电阻输出开关电路在上述控制期间断开上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点的电连接，在经过上述控制期间之后，使上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点连接，上述第1旁路开关电路在上述控制期间使上述第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点连接，在经过上述控制期间之后，断开第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点的电连接。
5.权利要求1记载的基准电压发生电路，其特征在于上述第1可变阻抗电路包括其输入端与上述第1～第(j-1)个节点连接的第1～第(j-1)个电压跟随器型运算放大器；插在上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个驱动输出开关电路；插在上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点之间的第1～第(j-1)个电阻输出开关电路；插在上述第(j-1)个电压跟随器型运算放大器的输出和第j个基准电压输出节点之间的第1运算放大器电路，上述第1～第(j-1)个驱动输出开关电路在上述控制期间使上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点电连接，在经过上述控制期间之后，断开上述第1～第(j-1)个电压跟随器型运算放大器的输出和第1～第(j-1)个基准电压输出节点的电连接，上述第1～第(j-1)个电阻输出开关电路在上述控制期间断开上述第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点的电连接，在经过上述控制期间之后，使第1～第(j-1)个节点和第1～第(j-1)个基准电压输出节点连接，上述第1运算放大器电路在上述控制期间向上述第j个基准电压输出节点输出已对第(j-1)个电压跟随器型运算放大器的输出附加了给定的偏置的电压，在经过上述控制期间之后，可以对其工作电流加以限制或使其截止。
6.权利要求1至5的任何一项记载的基准电压发生电路，其特征在于上述第2可变阻抗电路包含插在上述第2电源线和上述第k个节点之间的第2旁路阻抗电路，上述第2旁路电阻电路在上述控制期间使上述第2电源线与上述第k个节点电连接，在经过上述控制期间之后，使上述第2电源线与上述第k个节点的电连接断开。
7.权利要求1至5的任何一项记载的基准电压发生电路，其特征在于上述第2可变阻抗电路包含分别将上述第2电源线和第k～第i个节点旁路的第k～第i个开关电路，上述第k～第i个开关电路在使上述第2电源线与第k～第i个节点连接后，再按从第k个节点到第i个节点的顺序逐次断开和上述第2电源线的电连接。
8.权利要求1至5的任何一项记载的基准电压发生电路，其特征在于上述第2可变阻抗电路包括其输入端与上述第(k+1)～第i个节点连接的第(k+1)～第i个电压跟随器型运算放大器；插在上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个驱动输出开关电路；插在上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个电阻输出开关电路；插在上述第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点之间的第2旁路开关电路，上述第(k+1)～第i个驱动输出开关电路在上述控制期间使上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点电连接，在经过上述控制期间之后，断开上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点的电连接，上述第(k+1)～第i个电阻输出开关电路在上述控制期间断开上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点的电连接，在经过上述控制期间之后，使上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点电连接，上述第2旁路开关电路在上述控制期间使上述第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点电连接，在经过上述控制期间之后，断开第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点的电连接。
9.权利要求1至5的任何一项记载的基准电压发生电路，其特征在于上述第2可变阻抗电路包括其输入端与上述第(k+1)～第i个节点连接的第(k+1)～第i个电压跟随器型运算放大器；插在上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个驱动输出开关电路；插在上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点之间的第(k+1)～第i个电阻输出开关电路；插在上述第(k+1)个电压跟随器型运算放大器的输出和第k个基准电压输出节点之间的第2运算放大器电路，上述第(k+1)～第i个驱动输出开关电路在上述控制期间使上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点电连接，在经过上述控制期间之后，断开上述第(k+1)～第i个电压跟随器型运算放大器的输出和第(k+1)～第i个基准电压输出节点的电连接，上述第(k+1)～第i个电阻输出开关电路在上述控制期间断开上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点的电连接，在经过上述控制期间之后，使上述第(k+1)～第i个节点和第(k+1)～第i个基准电压输出节点电连接，上述第2运算放大器电路在上述控制期间向第k个基准电压输出节点输出已对第(k+1)个电压跟随器型运算放大器的输出附加了给定的偏置的电压，在经过上述控制期间之后，可以对其工作电流加以限制或使其停止。
10.一种发生多个基准电压的基准电压发生电路，该多个基准电压用来生成已根据色调数据进行了色调校正的色调值，其特征在于，包括具有串联连接在供给第1及第2电源电压的第1及第2电源线之间的多个电阻电路并将利用各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点的电压作为第1～第i个基准电压输出的梯形电阻电路；在上述多个电阻电路中使从上述第1电源线到第j(j是整数)个节点之间连接的电阻电路的阻抗变化的第1组开关电路；在上述多个电阻电路中使从上述第2电源线到第k(1≤j＜k≤i，k是整数)个节点之间连接的电阻电路的阻抗变化的第2组开关电路，上述第1和第2组开关电路在基于上述色调数据的驱动期间的给定的控制期间内，降低电阻电路的阻抗值，在经过上述控制期间之后，提高电阻电路的阻抗值。
11.一种显示驱动电路，其特征在于包含权利要求1至5的任何一项记载的基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
12.一种显示驱动电路，其特征在于包含权利要求6记载的基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
13.一种显示驱动电路，其特征在于包含权利要求7记载的基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
14.一种显示驱动电路，其特征在于包含权利要求8记载的基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
15.一种显示驱动电路，其特征在于包含权利要求9记载的基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
16.一种显示驱动电路，其特征在于包含权利要求10记载的基准电压发生电路、根据色调数据从由上述基准电压发生电路产生的多个基准电压中选择电压的电压选择电路和使用由上述电压选择电路选择的电压驱动信号电极的信号电极驱动电路。
17.一种显示装置，其特征在于包含多个信号电极、与上述多个信号电极交叉的多个扫描电极、由上述多个信号电极和上述多个扫描电极指定的象素、驱动上述多个信号电极的权利要求11记载的显示驱动电路和驱动上述多个扫描电极的扫描电极驱动电路。
18.一种显示装置，其特征在于包含多个信号电极、与上述多个信号电极交叉的多个扫描电极、由上述多个信号电极和上述多个扫描电极指定的象素、驱动上述多个信号电极的权利要求12记载的显示驱动电路和驱动上述多个扫描电极的扫描电极驱动电路。
19.一种显示装置，其特征在于包含具有多个信号电极、与上述多个信号电极交叉的多个扫描电极和由上述多个信号电极和上述多个扫描电极指定的象素的显示面板、驱动上述多个信号电极的权利要求11记载的显示驱动电路和驱动上述多个扫描电极的扫描电极驱动电路。
20.一种显示装置，其特征在于包含具有多个信号电极、与上述多个信号电极交叉的多个扫描电极和由上述多个信号电极和上述多个扫描电极指定的象素的显示面板、驱动上述多个信号电极的权利要求12记载的显示驱动电路和驱动上述多个扫描电极的扫描电极驱动电路。
21.一种发生多个基准电压的基准电压发生方法，该多个基准电压用来生成已根据色调数据进行了色调校正的色调值，其特征在于对于将利用串联连接在供给第1及第2电源电压的第1及第2电源线之间的多个电阻电路的各电阻电路进行电阻分割的第1～第i(i是2以上的整数)个节点的电压作为第1～第i个基准电压输出的梯形电阻电路，在基于上述色调数据的驱动期间的给定控制期间内，使第j个(j为整数)节点和上述第1电源线之间的阻抗值以及第k个(1≤j＜k≤i，，k为整数)节点和上述第2电源线之间的阻抗值减小。
全文摘要
提供一种基准电压发生电路、显示驱动电路、显示装置和基准电压发生方法，在确保驱动所必须的充电时间的同时，能够减小色调校正使用的梯形电阻产生的电流损耗。基准电压发生电路48利用连接在供给高电位侧的电源电压(第1电源电压)V0的第1电源线和供给低电位侧的电源电压(第2电源电压)VSS的第2电源线之间的梯形电阻电路输出多个基准电压V0～VY。梯形电阻电路将多个电阻电路串联连接。基准电压发生电路48第1可变阻抗电路使第1电源线和第j(j是整数)个节点之间的第1阻抗值变化。基准电压发生电路48第2可变阻抗电路使第k个(1≤j<k≤i，k为整数)节点和第2电源线之间的第2阻抗值变化。
文档编号G09G3/20GK1437083SQ03104218
公开日2003年8月20日 申请日期2003年2月8日 优先权日2002年2月8日
发明者森田晶 申请人:精工爱普生株式会社