专利名称：双向移位寄存器的控制电路的制作方法
技术领域：
本发明有关于一种电子移位寄存器电路，特别是关于一种双向移位寄存器的控制电路。
背景技术：
在液晶显示器(liquid crystal display，LCD)中，双向移位寄存器被当作是一种驱动电路，可允许正向图像显示以及反向图像显示。若以一方向来扫描图像，则可显示一正向、正常或非反向图像，而当图像若以一第二方向扫描，则可显示出一反向图像。如美国专利编号第5,894,296，标题为”Bidirectional Signal Transmission Network and Bidirectional SignalTransfer Shift Register，April 13，1999”，即为应用于LCD显示器的双向移位寄存器控制电路。在该电路中，移位寄存器的输入以及输出端根据一定规则来进行连接，以构成一多级结构，并有一前进路线选通组件插入在各输出端之间。
图1a是表示一公知典型的双向移位寄存器以及控制电路图。在该图说明之中，三个移位寄存器分别为110、120以及130串联方式分别连接到控制电路115、125以及135。移位寄存器110、120以及130通常被分别当作移位寄存器电路100的第(N-1)级、第(N)级以及第(N+1)级。一般来说，移位寄存器电路100的第(N-1)级、第(N)级以及第(N+1)级的组件为一专门用语，该专门用语被认可在一些技术上，这些技术为移位寄存器电路100的操作根据相邻的寄存器组件的操作来实现。一般来说，移位寄存器电路100可确切的被理解为由任何数目的寄存器所组成，且该多个寄存器电连接，该电连接方式包括实体上或逻辑上地连接，以构成一可为任何级数的移位装置。
每一移位寄存器还包括一输入端以及一输出端。第(N-1)级、第(N)级以及第(N+1)级的寄存器的输入端分别为112、122以及132，而其输出端分别为114、124以及134。控制电路115、125以及135分别电连接到一相对应寄存器的输入端。而每一寄存器的输出端电连接到一相邻的双向控制电路。因此，移位寄存器120的输出端124提供控制电路115以及135的一输入信号，而移位寄存器110的输出端114以及移位寄存器130的输出端134则提供控制电路125以及相邻的寄存器(未显示)的输入信号。
控制线CL1 145以及CL2 140用以设定控制电路115、125以及135的操作模式，该操作模式为该多个控制电路用以处理寄存器的数据导向方式，可分为正向移位以及反向移位。一般来说，控制线CL1 145以及CL2 140被设定为不同的电压电平；当CL1 145被设定为一高电平时，则CL2 140被设定为一低电平，以使该多个控制电路操作于一第一方向，反之则操作于一第二方向。
图1b以及1c说明图1a的移位寄存器电路100的正向以及反向时序。由图1a中，由输出端114输出的一脉冲116p作为控制电路125的输入信号，并更进一步地提供到移位寄存器120的输入端122。接着，移位寄存器120的输出端124提供脉冲126p到控制电路135的输入端。控制电路135提供一输入电压到移位寄存器130的输入端132。接着，移位寄存器130的输出端134输出一脉冲136p。所述的起始脉冲的传输移位为一正向(positive，p)移位，且移位寄存器装置的每一级保持于同一正方向来实现数据的传输。图1c说明图1a的移位寄存器的一脉冲的反向(reverse，r)移位时序。在该例中，于输出端134的脉冲136r被传送到控制电路125，然后被传送到移位寄存器120的输入端。移位寄存器120于相对应的输出端124产生一脉冲126r，用以当作控制电路115的输入信号。所述的操作流程，包括正向以及反向移位，于移位装置的每一移位寄存器中反复执行。
图2说明一公知双向移位寄存器电路。该移位寄存器电路，包括一控制电路125以及一移位寄存器(N)120。在控制电路125中，开关210以及220可用以操作于将第(N-1)级的数据，例如，脉冲116p；或第(N+1)级的数据，例如，脉冲136r；导引到移位寄存器(N)120的输入端122。在该说明例之中。开关210以及220为n型场效应晶体管(FETs)。另外，控制线140以及145分别电连接到开关220以及210。在该例中，当一高电平信号VDD提供到控制线145而一低电平信号VSS提供到控制线140时，则开关210导通，而开关220截止，此时，由第(N-1)级所输入的数据，例如，脉冲116p；将被提供到移位寄存器(N)120的输入端，以使数据由第(N-1)级被传送到移位寄存器(N)120。可选择性地，当一高电平信号输入到控制线140且一低电平信号输入到控制线145，则开关210截止，而开关220导通，此时，由第(N+1)级所输入的数据，例如，脉冲136r；将被提供到移位寄存器(N)120的输入端，以使数据由第(N-1)级被反向传送到移位寄存器(N)120。
不过，公知的技术将造成一栅极组件的数据遗漏问题。例如，若栅极组件220的源极与漏极之间发生电压泄漏时，即，在CL2在低电平时的正向移位的操作情况下，将造成栅极组件220无法利用控制线CL2的控制信号来进行截止；此时，(N+1)输出端产生的信号将被引导到(N)寄存器的输入端122，而造成操作上的错误。
发明内容
因此，本发明提出一寄存器控制电路，可使控制电路的晶体管实现一个完整的截止。
根据所述目的，本发明提出一种双向移位寄存器电路，包括多个移位寄存器，每一移位寄存器各自具有一输入端以及一输出端，以及多个双向移位控制器，用以配合所述每一移位寄存器。每一双向移位寄存器电路包括一第一输入端，连接到一第一寄存器的输出端；以及一第二输入端，连接到一第二移位寄存器的输出端。一装置，用以提供一第一以及一第二控制电压；其中，第一以及第二电压具有不同的电平。一组合电路根据第一以及第二控制信号，提供一指示信号，用以导引一输入信号被传送到相对应的移位寄存器输入端的方向，所述的输入信号为由第一或第二移位寄存器提供。该组合电路为一NOR门或一NAND门。
图1a是表示一公知典型的双向移位寄存器以及控制电路图。
图1b说明图1a的移位寄存器电路100的正向时序。
图1c说明图1a的移位寄存器电路100的反向时序。
图2说明一公知的双向移位寄存器电路(N)。
图3a是表示本发明的第一实施例的控制电路300的电路图。
图3b是表示一NOR电路300作为一正向移位控制电路时的时序图。
图3c是表示一NOR电路300作为一反向移位控制电路时的时序图。
图4a是表示根据本发明的第二实施例的控制电路400的电路图。
图4b是表示一NAND电路400作为一正向移位控制电路时的时序图。
图4c是表示一NAND电路400作为一反向移位控制电路时的时序图。
符号说明100-移位寄存器电路；110、120、130-移位寄存器；115、125、135-控制电路；140、145-控制线；112、122、132-输入端；114、124、134-输出端；116p、126p、136p、116r、126r、136r、354、364、126p’、126r’、454、464-脉冲信号；125-控制电路；210、220、310、330、420、425-n型场效应晶体管；320、325、410、430-p型场效应晶体管；300-NOR逻辑控制电路；350、450-前一级移位寄存器的输出端电压；360、460-后一级移位寄存器的输出端电压；352、452-前一级移位寄存器的输出端；362、462-后一级移位寄存器的输出端；400-NAND逻辑控制电路。
具体实施例方式
图3a是表示本发明的第一实施例的控制电路300的电路图。在第一实施例中，移位寄存器的控制电路300为一NOR门组合逻辑电路，第一晶体管或装置310电连接到一第一控制线CL1 145以及一第二装置325。第二装置325电连接在第一装置310与第三装置320之间。第三装置电连接到一已知电压，在该例中，所述已知电压为VDD。一第四装置330电连接到一第二控制线CL2140以及一输出端，该输出端电连接到一移位寄存器120的输入端。所述的第一装置310还连接到所述第四装置330的输出端，以连接到移位寄存器120的输入端。第一以及第三装置的门极端均连接到一电子装置，该电子装置可将一电压同时地提供到第一与第三装置的门极端。同样地，第二与第四装置的门极端均连接到一电子装置，该电子装置可将一电压同时地提供到第二与第四装置的门极端。
在此实施例中，在第(N-1)级的输出端的电压(N-1)out 350被提供到一端点352，并由该端点352利用电连接方式，连接到第一装置310与第三装置320的门极端，其中，第一装置310为n型晶体管，而第三装置320为一p型晶体管。同样地，一第(N+1)级的电压(N+1)out 360，被提供到一端点362，并由该端点362利用电连接方式，连接到第一装置330与第三装置325的门极端，其中，第一装置330为n型晶体管，而第三装置325为一p型晶体管。
n型晶体管310以及晶体管330的源极分别连接到控制线CL1 145以及CL2 140。在本发明中，控制线CL1 145以及CL2 140被设定为不同的电压电平，用以操作NOR电路300为一正向移位控制电路或是一反向移位控制电路。
图3b是表示一NOR电路300作为一正向移位控制电路时的时序图。在该例中，控制线CL1 145被设定为低电平电压VSS，而控制线CL2 140被设定为高电平电压VDD。当电压(N-1)out 350以及(N+1)out 360的均为低电压电平时，则n型晶体管310以及晶体管330均为截止，而p型晶体管320与晶体管325均为导通；此时，端点122与晶体管320的源极端之间唯一的路线将导通，因此，电压(N)in 121的值为等于高电平电压VDD。
然而，当电压(N-1)out 350为一高电平电压，该高电平电压可表示如脉冲354；且电压(N+1)out 360为一低电平电压时，则n型晶体管310以及p型晶体管325均导通，而n型晶体管330以及p型晶体管320均截止。在该例中，置于端点122以及晶体管310的源极端的唯一路径将导通。因此，端点122的电压(N)in 121的值为等于控制线CL1 145的电压VSS。因此，电压(N)in 121的值为一低电压电平，该低电压电平可表示如脉冲126p’，而该脉冲126’为脉冲354的反向信号。在另一方面，当电压(N-1)out 350为一低电压电平，且电压(N+1)out 360为一高电压电平，则n型晶体管330与p型晶体管320均导通，而n型晶体管310以及p型晶体管325均截止。在该例中，置于端点122以及晶体管330的源极端之间的唯一路径将导通。因此，在端点122的电压(N)in 121大体上地被保持于高电平VDD，当移位寄存器(N)在正向移位操作时，根据本发明的双向控制电路，可避免脉冲信号(N+1)out 360触发移位寄存器(N)。
参考图1a，用以说明在电压(N+1)out 360的时间位移。当移位寄存器(N)120的输入端点122接收到一脉冲信号时，则产生一输出脉冲(N)out，该输出脉冲(N)out的脉冲宽度小于如图1b的脉冲126的脉冲宽度。输出脉冲(N)out提供到双向控制电路115与135。在正向移位操作时，双向控制电路115并不会根据输出脉冲(N)out来产生相对应的脉冲信号，而双向控制电路135则会根据输出脉冲(N)out来产生一脉冲信号，用以触发下一个移位寄存器(N+1)。同样地，当移位寄存器(N+1)的输入端132接收到一脉冲信号后，则产生一移位输出脉冲(N)out，该输出脉冲(N)out相似于图1b的信号136p。输出脉冲(N+1)out提供到双向控制电路125以及下一寄存器(N+1)的双向控制电路(未显示)的输入端。因此，当程序持续进行时，脉冲将被产生且时序地位移。
当NOR电路300作为一反向移位控制电路的操作情形如图3c所示。图3c是表示一NOR电路300作为一反向移位控制电路时的时序图。在该例中，控制线CL1 145被设定为一高电平电压VDD，且控制线CL2 140被设定为一低电平电压VSS。当电压(N-1)out 350以及电压(N+1)out 360均为低电平时，n型晶体管330以及310为截止，而p型晶体管320以及325为导通。此时，端点122与晶体管320的源极端之间唯一的路线将导通，因此，电压(N)in 121的值为等于高电平电压VDD。
然而，当电压(N+1)out 360为一高电平电压时，该高电平电压可表示如脉冲364，且电压(N-1)out 350为一低电平电压时，则n型晶体管330以及p型晶体管320均导通，而n型晶体管310以及p型晶体管325均截止。在该例中，置于端点122以及晶体管330的源极端的唯一路径将导通。因此，电压(N)in 122的值为等于控制线CL2 140的电压VSS。
图4a是表示根据本发明的第二实施例的控制电路400的电路图。在第二实施例中，控制电路400为一NAND门组合逻辑电路，其中，每一电路的结构皆与图3a相同，在此便不再赘述。在该实施例中，以p型晶体管来取代图3a中的n型晶体管，并以n型晶体管来取代图3a中的p型晶体管。另外，一提供到第三装置420的已知电压的值为等于一低电平电压VSS。
在本发明的第二实施例中，在第(N-1)级的输出端的电压(N-1)*out 450被提供到一端点452，该端点452电连接到一p型晶体管410与n型晶体管420，以使电压(N-1)*out 450同时提供到p型晶体管410与n型晶体管420。同样地，在第(N+1)级的输出端的电压(N+1)*out 460被提供到一端点462，该端点462电连接到一p型晶体管430与n型晶体管425，以使电压(N+1)*out460同时提供到p型晶体管430与n型晶体管425。另外，p型晶体管410与晶体管430的源极端分别连接到控制线CL1 145与CL2 140。在本发明中，控制线CL1 145以及CL2 140被设定为不同的电压电平，用以操作NAND电路400为一正向移位控制电路或是一反向移位控制电路。
图4b是表示一NAND电路400作为一正向移位控制电路时的时序图。在该例中，控制线CL1 145被设定为高电平电压VDD，而控制线CL2 140被设定为低电平电压VSS。当电压(N-1)out 450以及(N+1)out 460均为高电压电平时，则p型晶体管410以及晶体管430均为截止，而n型晶体管420与晶体管425均为导通；此时，端点122与晶体管420的源极端之间唯一的路线将导通，因此，电压(N)in 121的值为等于一低电平电压VSS。
然而，当电压(N-1)out 450为一低电平电压时，该低电平电压可表示如脉冲454，且电压(N+1)out 460为一高电平电压时，则p型晶体管410以及n型晶体管425均导通，而p型晶体管430以及n型晶体管420均截止。在该例中，置于端点122以及晶体管410的源极端的唯一路径将导通。因此，端点122的电压(N)in 121的值为等于控制线CL1 145的电压VDD。
图4c是表示一NAND电路400作为一反向移位控制电路时的时序图。在该例中，控制线CL1 145被设定为一低电平电压VSS，且控制线CL2 140被设定为一高电平电压VDD。当电压(N-1)out 450为高电平电压，且电压(N+1)out 460为低电平电压时，p型晶体管430以及n型晶体管420均导通，而p型晶体管410以及n型晶体管425均截止。此时，端点122与晶体管430的源极端之间唯一的路线将导通，因此，电压(N)in 121的电平为等于控制线CL2 145的电压电平，其值为等于高电平电压VDD。
当电压(N-1)out 450以及电压(N+1)out 460均为高电平电压时，p型晶体管410与晶体管430均截止，而n型晶体管420以及晶体管425均导通。此时，端点122与晶体管420的源极端之间唯一的路线将导通，因此，电压’(N)in’121的电平为等于低电平电压VSS。
另外，当电压(N+1)out 460为一高电平电压，且电压(N-1)out 450为一低电平电压时，该电压(N-1)out 450表示如反向脉冲454；则n型晶体管425以及p型晶体管410均导通，而n型晶体管420以及p型晶体管430均截止。在该例中，端点122与晶体管410的源极端之间唯一的路线将导通，因此，电压(N)in 121的电平为等于控制线CL1 145的电压电平，其值为等于低电平电压VSS。在该例中，电压(N)in 121通常维持于一低电压状态。
由所述的操作步骤可知，移位寄存器(N)的输入触发信号电压(N)in由第(N+1)级的输出脉冲提供，并无法由第(N+1)级的输出脉冲提供，因此，此时控制电路400为操作于反向移位。
综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，例如，本发明的场效应晶体管亦可由其它型式的晶体管来取代，如浮置栅极晶体管(floating gate transistor)等。因此本发明的保护范围当视所提出的权利要求限定的范围为准。
权利要求
1.一种双向移位寄存器的控制装置，用以接收一输入信号，该输入信号由两移位寄存器其中之一提供，并用以提供一输出信号于一移位寄存器的输入端，包括多个装置，串联于一第一控制线与一已知电压之间，其中，该多个装置中的一第一装置的一第一端连接到该第一控制线，而该第一装置的一第二端连接到该多个装置中的一第二装置的一第一端，且该多个装置中的一第三装置的一第二端连接到该已知电压；一第四装置，连接在一第二控制线与该移位寄存器的输入端之间，该第一装置的第二端电连接到该移位寄存器的输入端；一装置，用以同时提供一第一电压于该第一装置与该第二装置的第三端，或同时提供该第一电压于该第一装置与该第三装置的第三端；一装置，用以同时提供一第二电压于该第四装置与该第二装置的第三端，或同时提供该第二电压于该第四装置与该第三装置的第三端；以及一装置，用于提供不同电压于该第一与该第二控制线，其中该不同电压用以决定处理哪一个邻接移位寄存器的输入端。
2.如权利要求1所述的控制装置，还包括一装置，用以反向该第一电压与第二电压。
3.如权利要求1所述的控制装置，其中，执行逻辑操作的组合电路为一NOR门。
4.如权利要求3所述的控制装置，其中，该第一与第四装置为n型装置，且该第二以及第三装置为p型装置。
5.如权利要求2所述的控制装置，其中，执行逻辑操作的组合电路为一NOR门。
6.如权利要求5所述的控制装置，其中，该第一与第四装置为p型装置，且该第二以及第三装置为n型装置。
7.一种双向移位寄存器电路，包括多个移位寄存器，每一移位寄存器具有一输入端与一输出端；以及多个双向移位控制器，每一双向移位控制器用以配合该多个移位寄存器的每一移位寄存器，每一双向移位控制器包括一第一输入端，连接到该多个移位寄存器的一第一移位寄存器的输出端，且，一第二输入端，连接到该多个移位寄存器的一第二移位寄存器的输出端；一装置，用以提供一第一以及一第二控制电压，其中该第一以及第二控制电压具有不同的电压电平；以及一组合电路，根据该第一以及该第二控制电压，以使来自该第一或该第二移位寄存器提供的输出信号，作为一输入信号，并将该输入信号传送到一相对应的移位寄存器的输入端。
8.如权利要求7所述的双向移位寄存器电路，其中该组合电路还包括多个装置串联在一第一控制线与一已知电压之间，其中，该多个装置中的一第一装置的一第一端连接到该第一控制线，而该第一装置的一第二端连接到该多个装置中的一第二装置的一第一端，且该多个装置中的一第三装置的一第二端连接到该已知电压；一第四装置，连接到一第二控制线与该移位寄存器的输入端，该第一装置的第二端电连接到该移位寄存器的输入端；一装置，用以同时提供一第一电压于该第一装置与该第二装置的第三端，或同时提供该第一电压于该第一装置与该第三装置的第三端；以及一装置，用以同时提供一第二电压于该第四装置与该第二装置的第三端，或同时提供该第二电压于该第四装置与该第三装置的第三端。
9.如权利要求8所述的双向移位寄存器电路，还包括一装置，用以反向该第一与该第二电压。
10.如权利要求8所述的双向移位寄存器电路，其中，该组合电路可选择性地为一NOR门或一NAND门。
全文摘要
一种双向移位寄存器的控制电路，包括多个移位寄存器，及一用以配合每一移位寄存器的双向移位控制电路。每一移位寄存器具有一输入端与一输出端。每一双向移位控制电路包括第一输入端及第二输入端；第一输入端连接到第一移位寄存器的输出端，且第二输入端连接到第二移位寄存器的输出端。另外，双向移位寄存器的控制电路还包括一装置用以提供第一及第二控制电压及一组合电路；其中，第一及第二控制电压具有不同的电压电平，而组合电路根据第一及第二控制电压，提供一指示信号，用以导引一输入信号被传送到相对应的移位寄存器输入端的方向。所述的输入信号由第一或第二移位寄存器提供，而所述的组合电路可选择性地为一NOR门或一NAND门。
文档编号G09G3/20GK1545099SQ200410059720
公开日2004年11月10日 申请日期2004年6月21日 优先权日2003年10月21日
发明者尤建盛 申请人:友达光电股份有限公司