专利名称：电子发射器阵列面板及其制造方法和包括其的显示器的制作方法
技术领域：
本发明涉及一种平板显示器，且更具体而言，涉及一种栅控电子发射器阵列面板、包括其的显示器和制造该面板的方法。
背景技术：
随着高清晰度电视和宽带网络的到来，存在对于具有高清晰度和图像品质的大屏幕平板显示器的日益增加的需求。
SED代表表面传导电子发射器显示器。SED是革命性的平板设计，其将LCD最好的特征(容易控制尺寸和重量以及低功耗)与顶尖的显像管(CRT)电视的图像品质优点(出色的响应时间、自然色和深鲜艳的黑色)结合。作为平板显示技术，SED使用了由电子发射器激活的磷光体，正如标准阴极射线管(CRT)显像管电视。与常规的CRT类似，SED利用了电子与涂布有磷光体的屏幕的碰撞来发光。相应于CRT中的电子枪的电子发射器分布以在数量上等于(或大于)显示器上的(R、G、B颜色)像素的数量。
表面传导电子发射器包括薄狭缝(在两个电极之间)，当电子由中等电压(例如，几十伏特)激发时电子横跨该薄狭缝隧穿。当电子跨过该薄狭缝时，一些电子在接收极被散射且由显示面板和表面传导电子发射器设备之间的大的电压梯度(例如，几十kV)而加速射向显示表面。当将约16到18V的电压施加到发射器(狭缝)之间的电极时电子被射出。因为隧穿是离散的过程，所以通过隧穿流动的电荷以单电子电荷e的倍数流动。然后发射的电子由较高的电压加速成为与CRT显示器中相似的电子束。
与阴极射线管(CRT)类似，表面传导电子发射器显示器(SED)是自发射的，且是非常薄的平板显示器，其提供了高效率、高亮度和宽亮度范围、自然色和高颜色纯度以及宽视角。因为SED仅从“开启”像素产生光，所以功耗依赖于显示内容。这是优于LCD的改进，在LCD中所有的光由背光产生而背光不管屏幕上的实际图像如何却总是开启的。LCD的背光自身是个问题(耗用功率)。然而，SED不具有该问题。SED不具有在一个时刻仅显示一种颜色的像素的限制(场顺序颜色)且可以同时显示所有颜色的像素。
期望表面传导电子发射器显示器(SED)获得广泛的接收以用于电视接收器。一些SED具有超过一米(大约40英寸)的对角线尺寸，但是它们仅消耗阴极射线管(CRT)显示器的约50％的功率，且仅消耗具有可比较的对角线量尺寸的等离子体显示器的33％的功率。
SED具有1毫秒的快速反应时间，其可以被用作个人计算机和膝上计算机的显示器。SED显示器能够跟上运动、比赛和其它快动作视频，产生更平滑更自然的表现。当字母表的字母串快速滚过SED屏幕时，单独的字母在SED上保持清晰而在等离子体和LCD显示器上则通常出现某些模糊。SED技术可以有益地用于范围从2英寸到100英寸范围的屏幕。SED不需要电子束聚焦，且在比CRT低得多的电压下工作。SED的亮度和对比度也优于高端的CRT。
图1是常规SED的电子发射器部分的剖面图。SED包括表面传导电子发射器26、27、28的阵列和磷光层14，其由真空(所有的空气被抽掉的空间)分开。每个电子发射器-磷光体对代表一个颜色(例如，G绿)像素。
参考图1，常规SED中的每个电子发射器包括成对的彼此分开的电极26和28以界定电子发射区27(在极窄的狭缝内，例如小于10nm)。电极对26和28允许电子在真空状态隧穿入电子发射区27。
参考图1，常规的SED还包括真空密封在一起的第一面板和第二面板。第一面板是磷光体阵列面板，包括透明(例如，玻璃)基底12、形成于透明基底12上的磷光层14和形成于磷光层14上的金属壳(metal back)16。通过将着色的(例如，红、绿和蓝)磷光体(条形或三角形)沉积为矩阵(阵列)排列而形成磷光层14。黑矩阵15夹置在每个(红、绿和蓝)色磷光体之间和周围，且防止由于电子束辐射位置的变化、对比度退化和电子束引起的磷光层的充电引起的显示颜色的偏移。黑矩阵15可以包含石墨作为其主要成分。
金属壳16通过反射一些由磷光层14发射的光从而改善了光利用效率，保护了磷光层免与电子碰撞，用作施加电子束加速电压的电极，且被用作已经激发了磷光层14的电子的导电通路。
当需要时，由比如氧化铟锡(ITO)的材料制成的透明电极(未显示)可以设置于透明基底12和磷光层14之间。
表面传导电子发射器包括两个电极26和28和与电极重叠的超细颗粒层。超细颗粒层具有多个在其中的纳米尺度的狭缝。在常规的SED中，在SED的中心的电子发射器的关键被认为是在两个电极26和28之间的极窄的狭缝(例如，仅几个纳米宽)。当施加大约10V的电时，电子从窄缝的一侧发射。这些电子的一些在狭缝的另一侧被散射且然后通过施加在基底之间(通过真空)的电压(大约10kV)被加速，导致当它们与磷光体涂布的玻璃板碰撞时发射光。
因为难于制造多个均匀的纳米尺度的狭缝(例如，仅分开几纳米的狭缝)所以难于在显示器的整个表面上获得均匀的电子发射特性。已经开发了几个纳米(一米的亿分之一)宽度的电子发射器。这使得一些工程师认为SED技术可以提供前所未有的图像清晰度。然而，当表面传导电子发射器排列为矩阵阵列时，仅支持无源矩阵驱动，使得常规的SED显示器不能被有效地寻址。
发明内容
根据本发明的一个方面，提供了一种显示器，包括栅控电子发射器阵列面板，所述面板包括多个栅控表面发射电子发射器装置(GC_SED)。每个GC_SED包括第一电极；和成对的第二和第三电极，其与第一电极绝缘且从彼此分开以限定与第一电极重叠的电子发射区(狭缝)。第二和第三电极之间的电子发射区(狭缝)中的势垒通过将(偏置、栅)电压施加到作为栅极的第一电极来调制，第一电极有效地控制了第二和第三电极之间的电子的隧穿。即使第二和第三电极之间的距离(电子发射区，狭缝)可能显著大于10纳米，通过作为栅极的第一电极，由势垒的调制而也允许了有效的电子隧穿。GC_SED的栅电极可单独地寻址，且允许显示器的有源矩阵驱动。
根据本发明的另一方面，提供有一种栅控电子发射器显示器，包括磷光体阵列面板和面对磷光体阵列面板的第二面板，所述第二面板包括GC_SED阵列。每个GC_SED包括第一电极；和成对的第二和第三电极，其与第一电极绝缘且从彼此分开以限定与第一电极重叠的电子发射区(狭缝)。
根据本发明的又一方面，提供有一种制造栅控电子发射器阵列面板的方法，包括在基底上形成第一电极；在第一电极上形成绝缘层；和在绝缘层上形成成对的第二和第三电极，其与第一电极绝缘且从彼此分开以限定与第一电极重叠的电子发射区(狭缝)。
通过参考本发明的实施例以下详细的描述和附图，本发明的其它特征将更容易被理解。然而，本发明可以以许多不同的形式实现且不应解释为限于这里阐释的实施例。而是，提供这些实施例使得本公开充分和完整，且向那些本领域的技术人员全面地传达本发明的构思，且本发明仅由权利要求所限定。因此，在某些实施例中，没有详细描述公知的方法、工序、元件和电路，从而免于不必要地模糊本发明的特征。贯穿附图和说明书，相似的参考标号指示相似的元件。
注意的是任何和所有示例以及在这里提供的示范性术语的使用仅旨在更好地说明本发明且不是对于本发明的范围地限制，除非特别限定。在描述本发明的上下文中单数术语的使用也应被解释为覆盖复数，除非在这里指定或通过上下文清楚地相反。术语“包括”、“具有”、“包含”应被解释为开放式术语(即，意味着“包括，但不限于”)，除非特别注明。术语“和/或”包括每个单独的所列项目和项目的任意组合。
本发明将参考立体图、剖面图和/或平面图来描述，在所述图中显示了本发明的优选实施例。因此，可以根据制造技术和/或公差来修改示范性视图的轮廓。本发明的实施例不旨在限制本发明的范围，而是覆盖可以由于制造工艺的改变引起的所有变化和修改。例如，虽然蚀刻的区域被显示为矩形形状，但是其可以被倒圆或具有预定的曲线。因此，附图中显示的区域被示出为示意形式，且区域的形状仅由图示而非限制的方式表现。
参考附图，通过其优选实施例的详细描述，本发明的以上和其他特征将对于本领域的技术人员变得更加显见，在附图中图1是常规的表面传导电子发射器显示器(SED)的表面传导发射器部分的剖面图；图2A是根据本发明的实施例的栅控电子发射器显示器的分解立体图；图2B和2C是图2A的栅控电子发射器显示器的一部分的剖面图；其中图2B是显示图2A的显示器中一个栅控表面发射电子发射器装置(GC_SED)的剖面图；图3A和3B是显示图2A的栅控电子发射器显示器的阵列部分的平面图；图4是图2A的显示器的驱动电路的方框图；图5是用于解释图2A的显示器的工作的组合的电压势能图和剖面图；图6是示出栅极到发射极(偏置)电压V(V＝Vg-Ve)与GC_SED的发射极(源极)和集电极(漏极)之间的距离的关系的曲线图；图7A-7C是示出制造图2A所示的栅控电子发射器显示器的阵列的第一工艺的剖面图；图8A-8C是示出制造图2A所示的栅控电子发射器阵列显示器的第二工艺的剖面图；和图9是使用图2A的显示器的图像处理系统的方框图。
具体实施例方式
图2A是根据本发明的实施例的栅控电子发射器显示器的分解立体图；图2B和2C是图2A的栅控电子发射器显示器的一部分的剖面图；图3A和3B是显示图2A的栅控电子发射器显示器的阵列部分的平面图。
参考图2A、2B、2C、3A和3B，根据本发明的实施例的栅控电子发射器显示器200包括真空密封在一起的第一面板10和第二面板20。
第一面板10是磷光体阵列面板，包括透明基板12、形成于透明基板12上的磷光层14和形成磷光层14上的金属壳16。
通过将红、绿和蓝磷光体(条或三角形状)沉积为矩阵(阵列)排列，从而形成磷光层14。黑矩阵15设置于每个(红、绿和蓝)彩色磷光体之间并围绕它们，且防止由于电子束辐射位置的变化、对比度的退化和电子束引起的磷光体的充电而引起的显示颜色的偏移。黑矩阵15可以包含石墨作为其主要成分，但不限于此。
金属壳16通过反射一些由磷光层14发射的光从而改善了光利用效率，保护了磷光层免与电子碰撞，用作施加电子束加速电压的电极，且被用作已经激发了磷光层14的电子的导电通路。
当需要时，由比如氧化铟锡(ITO)的材料制成的透明电极(未显示)可以设置于透明基底12和磷光层14之间。
第二面板20是包括多个栅控表面传导电子发射器装置(GC_SED)23的栅控电子发射器阵列面板。GC_SED包括在每个像素中，且它们在基底22上排列为相应于彩色(红、绿和蓝)磷光体的阵列的矩阵(阵列)。首先，对于排列为矩阵的每个像素提供第二和第三导电线124、126和128，且导电线124、126和128分别连接到基底22上的每个像素的GC_SED 23的三个电极，由此允许有源矩阵驱动。
X轴驱动IC 220和Y轴驱动IC 230安装于基底22(的周边区域)上(例如，使用膜上芯片(COF)或带载封装(TCP)，其将通过带自动键合(TAB)的手段贴附到柔性印刷电路板上)。或者，X和Y轴驱动IC 220和230可以直接面向下安装于基底22上(例如，使用玻璃上芯片(COG))或与GC-SED23集成入基底22中。
参考图2A、2B和2C，第一面板10面对第二面板20，使用柱分隔体30将第二面板20与第一面板10分开预定的距离。因为应在第一和第二面板10和20之间保持真空(以在显示器200内引起电子加速)，所以用密封元件40将第一和第二面板10和20的周边部分密封在一起。虽然在图2A中未显示，但是可以在第二面板20的一部分中形成空气排气孔以在第一和第二面板10和20之间产生真空。
参考图2A、2B和2C，每个GC_SED 23包括第一电极24和成对的第二和第三电极26和28，第二和第三电极26和28与第一电极24绝缘且从彼此分开以界定与第一电极24重叠的电子发射区27。第二和第三电极26和28的对分别充当晶体管的“发射极”和“集电极”(或“源极”和“漏极”)且允许电子在真空状态隧穿到电子发射区27中。第一电极24充当栅极，其通过调制电子发射区(狭缝)27中的势垒从而有效地控制了晶体管的发射极(源极)26和集电极(漏极)28之间的电子的隧穿。
参考图2B，为了避免从电子发射区(狭缝)27发射的电子通路的中断，第一电极24比第二和第三电极26和28更远离第一面板10。即使第二和第三电极26和28之间的(电子发射区(狭缝)27的)距离d可能显著大(例如大于几纳米且小于1微米)，通过作为栅极的第一电极24，通过势垒的调制而允许有效的电子隧穿。
因此，虽然常规的SED(图2A)具有超细颗粒层，其具有限制于小于几个纳米的狭缝宽度，但是本发明的GC_SED 23可以具有增加的狭缝宽度(距离d)，其从10nm到1μm(通过调整施加到第一电极24的电压的大小)。当然，GC_SED 23可以具有几纳米的距离(狭缝宽度)d，例如如常规SED中的约1nm。
第一电极24从第二和第三电极26和28分开了足够大的距离以能够实现(在电子发射区(狭缝)27)中)势垒的调制。绝缘层25的厚度应在从10nm(或更小)到1μm的范围以使得能够适当地调制势垒。
如图2A的像素的放大的剖面图A所示，将可转换的(例如，步进的离散的“交流电流”(AC)偏置)电压(栅电压Vg)50施加到像素中充当(GC_SED 23的)栅极的第一电极24，和充当晶体管(GC_SED 23)的“发射极”(或晶体管的“源极”)的第二电极26。因此，使用了电压的组合来促进每个像素的有效寻址。可以将地电压或预定的(公共)电压施加到第三电极28来与施加到第二电极26的电压(发射极电压)Ve产生电势差，且因此允许从电子发射区(狭缝)27的电子发射。因此，第三导电线128可以共同地连接横跨整个第二面板20。
将加速电压Va 60施加到第一面板10的金属壳16以将发射的电子加速向磷光层14。
参考图3A和3B，排列为矩阵形式的第一到第三导电线124、126和128分别连接到GC_SED 23中的三个电极24、26和28以使能够(有源)矩阵驱动。
更具体而言，连接到第一电极24的第一导电线124和连接到第三电极28的第三导电线128垂直于连接到第二电极26的第二导电线126排列，由此允许有源矩阵驱动。
图3A显示了其中每个第二和第三电极26和28由两个相邻像素共用以实现高集成的情形，而图3B显示了其中它们设置来界定单个像素的情形，当增加集成密度不是严峻的挑战时。
图4是图2A的显示器的驱动电路的方框图。
参考图4，驱动电路包括定时控制器210、X轴驱动器220、Y轴驱动器230和驱动电压发生器240。
定时控制器210接收红、绿和蓝图像信号R、G和B以及输入控制信号(用于控制图像信号R、G和B的显示)，比如来自外部图像控制器(未显示)的垂直同步信号Vsync、水平同步信号Hsync、主时钟MCLK、和数据使能信号DE。定时控制器210处理适于显示器200的工作条件的图像信号R、G和B，且基于输入控制信号来产生第一和第二控制信号CONT1和CONT2，且将第一控制信号CONT1提供给X轴驱动器220，将第二控制信号CONT2和处理的图像信号R′、G′、和B′提供给Y轴驱动器230。
X轴驱动器220根据第一控制信号CONT1将开启模式施加到显示器200的选择的一行，而且将关闭模式偏压施加到未选择的行。导电线Dx1到Dxm相应于阵列中的导电线126(例如，126-1到126-m)。
Y轴驱动器230根据第二控制信号CONT2顺序地接收相应于选择的成行的像素的图像数据R’、G’和B’，选择相应于各自的图像数据R’、G’和B’的灰度电压，且将图像数据R’、G’和B’转换为相应的数据电压。
当将开启模式偏压施加到成行的GC_SED 23时(“1水平周期”)，Y轴驱动器230将数据电压提供到相应的导电线Dy1(124-1)到Dyn(124-n)。因此，在相应于数据电压的幅度和宽度被施加到选择的行的GC_SED 23期间，发射到电子发射区27的电子(见图2)(由施加到金属壳16的加速电压)加速且与磷光层14碰撞。在碰撞的情况下，磷光层14内的特定像素的电子被激发且然后电子落回它们的初始能级，由此发射可见光以形成将显示的图像。
现将参考图5详细描述图2A的显示器200的光发射机制。
图5是解释图2A的显示器的操作的组合的示意电压势能图和剖面图。
参考图5，最初地，由第二和第三电极26和28的功函数M决定了电子发射区27中的势垒。
当“正”电压和低(例如，“负”、地)电压分别被施加到第二和第三电极26和28时，(在真空状态中由出现在紧密靠近电子发射区27的第二电极26的(末梢的)边缘(邻近电子发射区27的电极侧边)的电子遇到的)势垒增加。
当将负电压施加到第一电极24时，势垒可以进一步增加，由此防止电子的主要隧穿。因此，在分别将负和正电压施加到第一和第二电极24和26时，显示器200被置于关闭模式。
相反地，当分别将负电压和地电压施加到第二和第三电极26和28时，(在真空状态中由出现在紧密靠近电子发射区27的第二电极26的(末梢的)边缘的电子遇到的)势垒减小。在该情形，当将正电压施加到第一电极24时，势垒进一步减小，由此允许大量的电子隧穿。因此，当分别将正电压和负电压施加到第一和第二电极24和26时，显示器200被置于开启模式。
从电子发射区25发射的电子被施加到金属壳16的加速电压加速且撞击磷光层14。在碰撞的情况下，在磷光层14内的特定像素的电子被激发且然后电子落回它们的初始能级，由此发射可见光以形成将显示的图像。
图6是示出GC_SED 23的第一电极24的栅极电压Vg与第二和第三电极26和28之间的距离的关系的曲线图。在本发明的该实施例中，限定狭缝的两个电极(26和28)的功函数是4.1V，两个电极(26和28)之间的距离d是10nm，且两个电极(26和28)之间的势能差是18V，本发明的实施例可以提供与两个电极(26和28)之间的距离d小于10nm的常规SED相同的隧穿几率。第一(栅)电极的栅极电压Vg与第二和第三电极26和28之间的距离可以使用Wentzel-Kramers-Brillouin(WKB)近似来计算。
参考图6，其中距离d为100nm且栅极电压Vg是4V的GC_SED 23可以具有与两个电极(26和28)之间的距离d小于10nm的常规SED可相比的隧穿几率。因此，即使第二和第三电极26和28之间的距离增加到100nm(约常规的SED中的距离d的10倍)，GC_SED 23也可以具有与常规的SED相同的隧穿几率(例如，当施加例如4V的预定的栅极电压Vg时)。
另外，如图6所示，即使距离d增加到约1μm(1,000nm)，GC_SED 23也可以(通过稍微增加栅极电压Vg的大小)提供与常规的(例如，小于10nm)的SED基本相同的隧穿几率。
因此，考虑到已经大规模生产的半导体装置、LCD制造工艺的应用性和可施加的栅极电压范围，在GC_SED 23中的第二和第三电极26和28之间的距离可以方便地在10nm到1000nm(1μm)的范围变化。
因为通过改变栅极(偏置)电压Vg的大小可以调整隧穿电子的势垒，所以本发明的GC_SED 23可以具有比常规SED的几个纳米大的距离d(狭缝宽度，在界定电子发射区的两个电极之间)。因此，GC_SED 23和使用GC_SED 23的显示器易于制造且具有减小的制造成本，同时允许高产量生产。本发明允许通过栅极来调整像素中电子发射器装置的电子发射特性，由此促进了每个像素的有效的寻址(例如，像素阵列的有源矩阵驱动)。
现将参考图7A-8C描述根据本发明的一个实施例的制造GC_SED阵列面板的方法的一些实施例。
图7A-7C是示出根据本发明的实施例的GC_SED阵列面板(图2A的20)的第一制造方法的剖面图。当比如Cu的难于蚀刻的金属被用作形成第一电极24的导电层且第一电极24的顶表面与基底22的顶表面基本处于同一水平时，使用图7A和7B所示的方法可以适当地形成第一电极24。参考图7A，在基底22上形成第一掩模710之后，使用第一掩模710作为蚀刻基底22的蚀刻掩模，由此形成其中将形成栅电极的沟槽T。基底22可以为由石英玻璃或钠钙玻璃制成的玻璃基底、由氧化铝制成的陶瓷基底或半导体基底。基底22可以是可以施加确立的或改变的半导体装置制造工艺或LCD制造工艺的任何种类的基底。半导体装置或LCD制造工艺的使用可以使得GC_SED 23的制造容易。
参考图7B，在去除形成沟槽T中使用的第一掩模710之后，将导电层(未显示)埋入基底中的沟槽T内(例如，沉积在基底的顶表面下)且经受平面化，由此完成第一电极24，其顶表面与基底22的顶表面基本处于同一水平。使用化学机械抛光(CMP)或回蚀可以进行平面化。第一电极24可以连接到第一导电线(图2A的124)(例如，在后面的金属化步骤中提供)。第一电极24可以由铜(Cu)、铝(Al)、钛(Ti)、钨(W)或用杂质掺杂的多晶硅(例如，“栅极多晶硅”)形成。使用原位或离位(ex-situ)技术，可以用杂质掺杂多晶硅(“栅极多晶硅”)。
参考图7C，在基底22上方(且在第一电极24的上方，第一电极例如具有与基底22的顶表面在同一水平的顶表面)将绝缘层25形成为10nm到1μm的厚度。绝缘层可以为或可以包括氧化层(例如金属氧化层)、氮化层、或高k介电层。
在绝缘层25上顺序形成第二导电层(用于形成第二和第三电极26和28)以及第二掩模(未显示)，且第二掩模被用作蚀刻掩模来蚀刻第二导电层，由此形成第二和第三电极26和28。
第二和第三电极26和28可以相似地由Cu、Al、Ti、W或“栅极多晶硅”(使用原位或离位工艺用杂质掺杂的多晶硅)形成。第二和第三电极26和28之间的距离d(即狭缝的宽度)可以为1nm到1μm(例如，10nm到1000nm)。
作为随后的工艺，去除第二掩模且形成第二和第三导电线(图2A的126和128)以允许电信号的输入/输出。第三导电线128可以在形成第二导电线126之前或之后形成。然后，在基底22上方形成了钝化层，由此完成GC_SED阵列面板20。将不给出这些随后常规步骤的详细描述来避免本发明的不清楚的解释。
当形成容易蚀刻的导电层时，期望通过图8A所示的方法来形成第一电极24。
图8A-8C是示出制造GC_SED面板20的的第二制造工艺的剖面图。
参考图8A，在基底22上顺序形成第一导电层(未显示)(来包括第一电极24)和第一掩模(例如图7A中的710)，且该掩模(例如图7A中的710)被用作蚀刻第一导电层的蚀刻掩模，由此形成第一电极24。第一电极24可以连接到第一导电线124(例如，在后面的金属化步骤中形成)。第一导电层(包括第一电极24)可以由在第一实施例中所述的相同材料形成。
参考图8B，在其上已经形成第一电极24的基底22上方(和第一电极24上)将绝缘层25形成为10nm到1μm的厚度。绝缘层25可以为或包括氧化层(例如，金属氧化层)、氮化层或高k介电层。第二和第三电极26和28还可以由Cu、Al、Ti、W或“栅极多晶硅”(使用原位或离位工艺用杂质掺杂的多晶硅)形成。第二和第三电极26和28之间的距离d(狭缝的宽度)可以为1nm到1μm(例如，10nm到1μm)。
参考图8C，在绝缘层25上顺序形成第二导电层(未显示)和第二掩模820，且且第二掩模820被用作蚀刻第二导电层的蚀刻掩模(来包括电极26和28)，由此形成第二和第三电极26和28。第二和第三电极26和28还可以由Cu、Al、Ti、W或“栅极多晶硅”(使用原位或离位工艺用杂质掺杂的多晶硅)形成。第二和第三电极26和28之间的距离d(狭缝的宽度)可以为1nm到1μm(例如，10nm到1μm)。
作为随后的工艺，去除掩模820且形成第二和第三导电线(图2A的126和128)(例如在常规金属化步骤中)以允许电信号的输入/输出。第三导电线128可以在形成第二导电线126之前或之后形成。然后，在基底22上方形成了钝化层，由此完成GC_SED阵列面板20。将不给出这些随后常规步骤的详细描述来避免本发明的不清楚的解释。
同时，因为第一面板10的制造、分隔体30的形成和使用密封元件40的第一和第二面板10和20的组装(见图2)，同时保持其之间的真空环境包括了常规工艺步骤，其对于本领域的技术人员是广泛公知的，所以将省略其描述以避免本发明的不清楚的解释。
如图7A-8C所示，使用对于高产量生产修改的半导体装置制造工艺，根据本发明的GS_SED阵列面板20容易制造，因为其在第二电极26和第三电极28之间具有大于10nm(且小于1μm)的大距离d(狭缝宽度)。因此，使用GS_SED 23的显示器具有减小的制造成本且允许高产量生产。
图9是使用根据本发明的实施例的显示器200的图像处理系统的方框图。
参考图9，显示器200连接到CPU 910和图像处理系统，所示图像处理系统包括通过系统总线912互连的多个不同的单元(例如，RAM 914、ROM916)。因此，图像处理系统包括将外围装置(比如盘单元920和带驱动器940)连接到系统总线912的输入/输出(I/O)适配器918、将外围装置(比如键盘924、鼠标926、扬声器(未显示)、麦克风(未显示)和/或触摸屏装置(未显示))连接到系统总线912的用户界面适配器922、将图像处理系统连接到数据网络的通讯适配器934、和将系统总线912连接到显示器200的显示适配器936。
虽然参考其示范性实施例具体显示和描述了本发明，然而本领域的一般技术人员可以理解在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出形式和细节上的不同变化。因此，可以理解上述的实施例是通过示例的方法给出而非限制性的。
权利要求
1.一种显示面板，包括第一电极；和第二电极和第三电极，与所述第一电极绝缘且从彼此分开以限定与所述第一电极重叠的电子发射区。
2.根据权利要求1所述的显示面板，其中所述第二和第三电极的距离小于1μm。
3.根据权利要求2所述的显示面板，其中所述第二和第三电极的距离大于10nm。
4.根据权利要求1所述的显示面板，其中所述第二和第三电极通过具有10nm到1μm厚度的绝缘体与所述第一电极绝缘。
5.根据权利要求1所述的显示面板，其中连接到所述第一电极的第一导电线垂直于连接到所述第二电极的第二导电线排列。
6.根据权利要求5所述的显示面板，其中在所述第一和第二导电线之间施加可转换的偏压。
7.根据权利要求5所述的显示面板，其中连接到所述第三电极的第三导电线垂直于连接到所述第二电极的第二导电线排列。
8.根据权利要求7所述的显示面板，其中所述第三导电线共同地横跨所述整个基底连接。
9.根据权利要求1所述的显示面板，其中所述第一到第三电极由铜、铝、钛、钨或用杂质掺杂的多晶硅形成。
10.一种显示器，包括磷光体阵列面板；和第二面板，面对所述磷光体阵列面板，所述第二面板包括栅控电子发射器装置阵列；其中每个栅控电子发射器装置包括第一电极；成对的第二和第三电极，与所述第一电极绝缘且从彼此分开以限定与所述第一电极重叠的电子发射区。
11.根据权利要求10所述的显示器，其中所述第二和第三电极之间的距离小于1μm。
12.根据权利要求11所述的显示器，其中所述第二和第三电极之间的距离大于10nm。
13.根据权利要求10所述的显示器，其中所述第二和第三电极通过具有10nm到1μm厚度的绝缘体与所述第一电极绝缘。
14.根据权利要求10所述的显示器，其中连接到所述第一电极的第一导电线垂直于连接到所述第二电极的第二导电线排列。
15.根据权利要求14所述的显示器，其中在所述第一和第二导电线之间施加可反转的偏压。
16.根据权利要求14所述的显示器，其中连接到所述第三电极的第三导电线垂直于连接到所述第二电极的第二导电线排列。
17.根据权利要求16所述的显示器，其中所述第三导电线共同地横跨所述整个基底连接。
18.根据权利要求10所述的显示器，其中所述第一到第三电极由铜、铝、钛、钨或掺杂的多晶硅形成。
19.根据权利要求10所述的显示器，其中所述磷光体阵列面板和所述栅控电子发射器装置阵列面板被真空密封。
20.根据权利要求10所述的显示器，其中金属壳形成于所述磷光体阵列面板上。
21.根据权利要求10所述的显示器，其中所述第一电极比所述第二和第三电极更远离所述磷光体阵列面板。
22.一种制造显示面板的方法，包括在基底上形成第一电极；在所述第一电极上形成绝缘层；和在所述绝缘层上形成彼此分开的第二电极和第三电极，以限定其之间的电子发射区，其中所述电子发射区与所述第一电极重叠。
23.根据权利要求22所述的方法，其中所述第二和第三电极之间的距离小于1μm。
24.根据权利要求22所述的方法，其中所述第二和第三电极之间的距离大于10nm。
25.根据权利要求22所述的方法，其中所述绝缘层形成为从10nm到1μm的厚度。
26.根据权利要求22所述的方法，还包括在形成所述第二和第三电极之后，形成第二导电线，所述第二导电线连接到所述第二电极且垂直于连接到所述第一电极的第一导电线。
27.根据权利要求26所述的方法，还包括形成形成第三导电线，所述第三导电线连接到所述第三电极且垂直于所述第二导电线。
28.根据权利要求27所述的方法，其中所述第三导电线共同地横跨所述整个基底连接。
29.根据权利要求22所述的方法，其中所述第一到第三电极的至少一个由从铜、铝、钛、钨或掺杂的多晶硅中选择的形成。
全文摘要
本发明公开了一种包括栅控表面传导电子发射器装置(GC_SED)阵列的有源矩阵显示器。每个栅控表面传导电子发射器装置(GC_SED)包括第一电极；和成对的第二和第三电极，其与第一电极绝缘且从彼此分开以限定与第一电极重叠的电子发射区(狭缝)。第二和第三电极之间的电子发射区(狭缝)中的势垒通过将电压施加到作为栅极的第一电极来调制(控制、转换)，第一电极有效地控制了第二和第三电极之间的电子的隧穿。即使第二和第三电极之间的距离(电子发射区、狭缝的宽度)可能显著大于10纳米，通过作为栅极的第一电极，由势垒的调制而也允许了有效的电子隧穿。
文档编号G09F9/00GK1877778SQ20061007542
公开日2006年12月13日 申请日期2006年4月14日 优先权日2005年4月15日
发明者梁正焕 申请人:三星电子株式会社