显示控制的输出驱动装置及方法

专利名称：显示控制的输出驱动装置及方法
技术领域：
本发明涉及可支持多种输出规格的接口驱动技术，特别是有关于一种可支持多种接口的显示控制装置的输出驱动装置及其方法。
背景技术：
液晶面板(LCD Panel)以其体积小、重量轻的优势，已经广泛应用在平面显示器(Flat Panel Display)或数字电视(Digital TV)产业中。目前的液晶显示器结构一般可以分为面板模块(Panel Module)和控制模块(Control Module)二部分，面板模块与控制模块之间具有传输接口，这些传输接口又可以分为TTL(Transistor-Transistor Level)接口、LVDS(Low Voltage Differential Signaling)接口、RSDS(ReducedSwing Differential Signaling)接口等数种。通常，控制模块具有一个显示控制器(display controller)集成电路，该显示控制器集成电路含有模拟/数字转换单元和影像缩放单元(scaling engine)；其中，模拟/数字转换单元用以将显示控制单元所接收到的模拟影像信号转换为相对应的数字影像信号，再根据液晶显示器所需的影像分辨率，由影像缩放单元对数字影像信号进行缩小(down scaling)或放大(upscaling)处理。
请参照图1，图1为以现有TTL接口作为面板模块与显示控制器间传输接口的液晶显示器的示意图。如图1所示，标号100代表显示控制器(display controller)， 标号110代表面板模块(panelmodule)，显示控制器100经由TTL接口120耦接到面板模块110上。显示控制器100具有缩放单元(scaling engine)102，其根据所需的影像分辨率(image resolution)，对所接收到的像素数据(pixel data)进行缩小(down-scaling)或放大(up-scaling)处理。经由TTL接口120传送的信号包括R/G/B像素数据(pixel data)、像素时钟信号CLK(pixel clock)、水平同步信号HSYNC(horizontalsynchronization)、垂直同步信号VSYNC(vertical synchronization)、显示信号DE(display enable)等。面板模块110具有时序控制器(timing controller)112、行驱动器(column driver)114、列驱动器(rowdriver)116以及液晶面板(LCD panel)118等器件。面板模块110经由TTL接口120接收像素数据、像素时钟信号CLK、水平同步信号HSYNC、垂直同步信号VSYNC、显示信号DE后，由时序控制器112处理成为行控制信号113与列控制信号115，分别送至行驱动器114与列驱动器116，再分别由行驱动器114与列驱动器116对液晶面板118进行行/列显示控制。
通常，像素数据是八位的并行(parallel)数据，并以双端口(dualport)进行数据传输。因此，R/G/B像素数据需要3×8×2＝48个管脚进行传输，若加上像素时钟信号CLK、水平同步HSYNC、垂直同步信号VSYNC、显示信号DE等四个信号，则TTL接口120所需的管脚数(pin count)为52个。请参照图2，所示即为图1所示的TTL接口120各信号的时序图；其中，RA[7:0]代表经由A端口传输的八位并行红像素数据，GA[7:0]代表经由A端口传输的八位并行绿像素数据，BA[7:0]代表经由A端口传输的八位并行蓝像素数据，RB[7:0]代表经由B端口传输的八位并行红像素数据，GB[7:0]代表经由B端口传输的八位并行绿像素数据，BB[7:0]代表经由B端口传输的八位并行蓝像素数据。
请参照图3，图3为以现有的TTL/TCON(Timing Controller，可编程定时控制器)接口作为面板模块与显示控制器间传输接口的液晶显示器的示意图。如图3所示，标号300代表显示控制器(display controller)，标号310代表面板模块(panel module)，显示控制器300经由TTL/TCON接口320耦接到面板模块310上。显示控制器300具有缩放单元(scaling engine)302和时序控制器(timingcontroller)304，缩放单元302根据所需的影像分辨率(imageresolution)，对所接收到的像素数据(pixel data)进行缩小(down-scaling)或放大(up-scaling)处理。由于图3所示的显示控制器300具有时序控制器304，用以将缩放单元302所输出之TTL输出信号303转换成为TTL/TCON信号。因此，经由TTL/TCON接口320传送的信号包括R/G/B像素数据(pixel data)、像素时钟信号(pixelclock)CLK、激活脉冲(start pulse)信号、以及通用输出信号(GeneralPurpose Output)GPO等。面板模块310具有行驱动器(column driver)312、列驱动器(row driver)314以及液晶面板(LCD panel)316等器件。面板模块310经由TTL/TCON接口320接收像素数据、像素时钟信号CLK、激活脉冲(start pulse)信号以及通用输出信号GPO后，将其区分为行控制信号311与列控制信号313，分别送至行驱动器312与列驱动器314，再分别由行驱动器312与列驱动器314对液晶面板316进行行/列显示控制。
通常，像素数据是八位的并行(parallel)数据，并以双端口(dualport)进行数据传输，则R/G/B像素数据需要(3×8×2＝48)个管脚进行传输，若加上像素时钟信号CLK、奇激活脉冲(odd start pulse)信号、偶激活脉冲(even start pulse)信号、以及通用输出信号GPO通常需要5～7个信号)等信号，则TTL/TCON接口320所需的管脚数(pincount)约为56～58个。请参照图4，图4为图3所示的TTL/TCON接口320各信号的时序图；其中，RA[7:0]代表经由A端口传输的八位并行红像素数据，GA[7:0]代表经由A端口传输的八位并行绿像素数据，BA[7:0]代表经由A端口传输的八位并行蓝像素数据，RB[7:0]代表经由B端口传输的八位并行红像素数据，GB[7:0]代表经由B端口传输的八位并行绿像素数据，BB[7:0]代表经由B端口传输的八位并行蓝像素数据。
请参照图5，图5为以现有的LVDS接口作为面板模块与显示控制器间传输接口的液晶显示器的示意图。如图5所示，标号500代表显示控制器(display controller)，标号510代表面板模块(panelmodule)，显示控制器500经由LVDS接口520耦接至面板模块510。显示控制器500具有缩放单元(scaling engine)502和LVDS传送器(LVDS transmitter)504，缩放单元502根据所需的影像分辨率(imageresolution)，对所接收到的像素数据(pixel data)进行缩小(down-scaling)或放大(up-scaling)处理，LVDS传送器504用以将缩放单元502的TTL输出信号503转换成为LVDS信号，并经由LVDS接口520传送到面板模块510。面板模块510具有LVDS接收器(LVDSreceiver)512、时序控制器514、行驱动器(column driver)516、列驱动器(row driver)518以及液晶面板(LCD panel)519等器件。面板模块510经由LVDS接口520接收像LVDS信号，并转换为TTL信号513，再由时序控制器514处理成为行控制信号515与列控制信号517，分别送至行驱动器516与列驱动器518，再分别由行驱动器516与列驱动器518对液晶面板519进行行/列显示控制。
请参照图6，图6为图5所示的LVDS接口520的一种格式(oneformat)的信号时序图。如图6中，LVDS接口520分为A、B两个链接端口(link)，链接端口A具有LVACKP/N、LVA0P/N、LVA1P/N、LVA2P/N、LVA3P/N等信号，链接端口B具有LVBCKP/N、LVB0P/N、LVB1P/N、LVB2P/N、LVB3P/N等信号。
由于LVDS接口520采用差动信号(differential signal)，故以尾标(suffix)P/N表示每一信号是由两个信号所组成。其中，信号LVACKP/N代表经由链接端口A所传送的时钟信号，信号LVBCKP/N代表经由链接端口B所传送之时钟信号。在链接端口A中，信号LVA0P/N、LVA1P/N、LVA2P/N、LVA3P/N则以串行方式(serial)传送像素数据、水平同步信号HSYNC、垂直同步信号VSYNC、显示信号DE等，在每一时钟周期(clock cycle)内，LVA0P/N、LVA1P/N、LVA2P/N、LVA3P/N信号分别要传送七个位数据，例如LVA0P/N用以传送GA2、RA7、RA6、RA5、RA4、RA3、RA2等位数据。在链接端口B中，信号LVB0P/N、LVB1P/N、LVB2P/N、LVB3P/N则以串行方式(serial)传送像素数据、水平同步信号HSYNC、垂直同步信号VSYNC、显示信号DE等，在每一时钟周期(clock cycle)内，LVB0P/N、LVB1P/N、LVB2P/N、LVB3P/N分别要传送七个位数据，例如LVB0P/N用以传送GB2、RB7、RB6、RB5、RB4、RB3、RB2等位数据。图6中，注有星号*者是代表仿真位(dummy bit)。由于LVDS接口520利用十个差动信号进行传输，故有较佳的抗电磁辐射干扰(EMI immunity)特性；另外，所需管脚数(pin count)仅为20个，不到TTL接口或TTL/TCON接口所需管脚数的一半。
请参照图7，图7为图5所示的LVDS接口520另一格式(anotherformat)的信号时序图。与图6相异之处在于信号LVACKP/N、LVA0P/N、LVA1P/N、LVA2P/N、LVA3P/N，LVBCKP/N、LVB0P/N、LVB1P/N、LVB2P/N、LVB3P/N所传送的数据位不同，例如LVA0P/N用以传送GA0、RA5、RA4、RA3、RA2、RA1、RA0等串行位，LVB 0P/N用以传送GB0、RB5、RB4、RB3、RB2、RB1、RB0等串行位。
请参照图8，所示为以现有的RSDS/TCON接口作为面板模块与显示控制器间传输接口的液晶显示器的示意图。如图8所示，标号800代表显示控制器(display controller)，标号810代表面板模块(panel module)，显示控制器800经由RSDS/TCON接口820耦接至面板模块810。显示控制器800具有缩放单元(scaling engine)802、时序控制器(timing controller)804以及RSDS传送器(RSDStransmitter)806。缩放单元802根据所需的影像分辨率(imageresolution)，对所接收到的像素数据(pixel data)进行缩小(down-scaling)或放大(up-scaling)处理，时序控制器804则用以将缩放单元802的TTL输出信号803转换为TTL/TCON信号805，时序控制器804的TTL/TCON输出信号805被RSDS传送器806转换为RSDS/TCON信号后，经由RSDS/TCON接口820传到面板模块810。面板模块810具有行驱动器(column driver)812、RSDS列驱动器(RSDS row driver)814以及液晶面板(LCD panel)816等器件。面板模块810经由RSDS/TCON接口820接收RSDS/TCON信号后，即分为行控制信号811与列控制信号813，分别送至行驱动器812与列驱动器814，再分别由行驱动器812与列驱动器814对液晶面板816进行行/列显示控制。
请参照图9，图9为图8所示的RSDS/TCON接口820的信号时序图。如图9中，RSDS/TC ON接口820传输像素数据时，亦以A、B两个传输端口(port)进行，RA[3:0]P/N代表经由A传输端口并行传输的红像素数据的四个信号信道(channel)，GA[3:0]P/N代表经由A传输端口并行传输的绿像素数据的四个信号信道(channel)，BA[3:0]P/N代表经由A传输端口传输的蓝像素数据的四个信号信道(channel)，RB[3:0]P/N代表经由B传输端口并行传输的红像素数据的四个信号信道(channel)，GB[3:0]P/N代表经由B传输端口并行传输的绿像素数据的四个信号信道(channel)，BB[3:0]P/N代表经由B传输端口并行传输的蓝像素数据的四个信号信道(channel)。由于RSDS/TCON接口820采用差动信号(differential signal)，故以尾标(suffix)P/N表示每一信号信道是由两个信号所组成。再者，信号RSCKAP/N与RSCKBP/N代表输入端口A和B的两个时钟信号信道，这两个时钟信号信道也采用差动信号。另外，奇激活脉冲(oddstart pulse)信号、偶激活脉冲(even start pulse)、以及通用输出信号GPO则仍旧是TTL/TCON信号。
由于信号信道RA[3:0]P/N、GA[3:0]P/N、BA[3:0]P/N以串行(serial)传输方式经由A端口传送像素数据RA[7:0]/GA[7:0]/BA[7:0]，故在每一时钟周期(clock cycle)内，每一信号信道RA[3:0]P/N、GA[3:0]P/N、BA[3:0]P/N须传送两个位数据，例如RA0P/N用以传送RA0与RA1，RA1P/N用以传送RA2与RA3，RA2P/N用以传送RA4与RA5，RA3P/N用以传送RA6与RA7。信号信道RB[3:0]P/N、GB[3:0]P/N、BB[3:0]P/N亦以串行(serial)传输方式经由B端口传送像素数据RB[7:0]/GB[7:0]/BB[7:0]，故在每一时钟周期(clock cycle)内，每一信号信道RB[3:0]P/N、GB[3:0]P/N、BB[3:0]P/N须传送两个位数据，例如BB0P/N用以传送BB0与BB1，BB1P/N用以传送BB2与BB3，BB2P/N用以传送BB4与BB5，BB3P/N用以传送BB6与BB7。由于RSDS接口820利用26个差动信号信道进行传输，故有较佳的抗电磁辐射干扰(EMI immunity)特性。
由上述的说明可知，若面板模块所采用的传输接口不同，就需要设计相对应的显示控制器，因而增加了电路设计与集成电路制造的成本。

发明内容
本发明的目的在于提供一种可支持多种接口的显示控制装置的输出驱动器及其方法，以克服现有显示控制装置不能支持多种接口的不足，使得单一控制电路能够与不同接口规格的面板模块兼容。
为实现上述目的本发明提供一种输出驱动装置，包括第一结合片与第二结合片；第一驱动器，用于将第一信号传送至该第一结合片输出；第二驱动器，用于将第二信号传送至该第二结合片输出；以及第三驱动器，用于将第三信号转换为差动信号后，传送至该第一结合片与该第二结合片输出；其中， 当该第一信号自第一结合片输出并且该第二信号自第二结合片输出时，该第三驱动器会被禁用；当该差动信号自该第一结合片和该第二结合片输出时，该第一驱动器和该第二驱动器会被禁用。
与上述技术方案相对应，本发明提供一种输出驱动方法，包括下列步骤以第一驱动器将第一信号传送至第一结合片输出；以第二驱动器将第二信号传送至第二结合片输出；以及以第三驱动器将第三信号转换为差动信号后，传送至该第一结合片与该第二结合片输出；其中，当该第一信号自第一结合片输出与该第二信号自第二结合片输出时，该第三驱动器会被禁用；当该差动信号自该第一结合片与该第二结合片输出时，该第一驱动器与该第二驱动器会被禁用。
本发明提供了一种可支持多种接口的显示控制装置的输出驱动器及其方法，使得单一控制电路能够与不同接口规格的面板模块兼容。对于面板模块所采用的不同传输接口，不必一一设计相对应的显示控制器，因而降低了电路设计与集成电路制造的成本。
以下结合附图与实施例对本发明作进一步的说明。


图1为面板模块与显示控制器间以现有的TTL接口作为传输接口的液晶显示器方块图；图2为TTL接口各信号的时序图；图3为面板模块与显示控制器间以现有的TTL/TCON接口作为传输接口的液晶显示器方块图；图4为TTL/TCON接口各信号的时序图；图5为面板模块与显示控制器间以现有的LVDS接口作为传输接口的液晶显示器方块图；图6为LVDS接口一种格式的信号时序图；图7为LVDS接口另一格式的信号时序图；图8为面板模块与显示控制器间以现有的RSDS/TCON接口作为传输接口的液晶显示器方块图；图9为RSDS/TCON接口的信号时序图；图10为根据本发明的显示控制装置一个较佳实施例的方块图；图11为一个较佳实施例接口电路的方块图；图12为一个较佳实施例第一转换器的电路图；
图13为一个较佳实施例第一转换器于LVDS模式下各信号的时序图；图14为一个较佳实施例第一转换器于RSDS/TCON模式下各信号的时序图；图15为一个较佳实施例第二转换器的电路图；图16为一个较佳实施例第二转换器于RSDS/TCON模式下各信号的时序图；图17为一个较佳实施例第三转换器的电路图；图18为根据本发明的输出驱动装置的方块图；图19为TTL驱动器的电路图；图20为LVDS/RSDS驱动器的电路图。
具体实施例方式
有关本发明的详细说明及技术内容，现就结合

如下。
请参照图10，图10为根据本发明的显示控制装置的一个较佳实施例的示意图。如图10所示，根据本发明的显示控制装置1000以接口总线(interface bus)1030连接到面板模块(panel module)1020。根据本发明，不论面板模块1020所需的是TTL、TTL/TCON、LVDS、抑或RSDS/TCON等接口规格，显示控制装置1000均可适用。如图10所示，根据本发明的显示控制装置1000包括缩放单元(scaling engine)1002、输出控制器1004、时序控制器(timingcontroller)1006、选择器1008、锁相环(phase-locked loop)1010以及接口电路1012等器件。
输出控制器1004根据面板模块1020所需的接口规格，产生相对应的控制信号1005给缩放单元1002、时序控制器1006、选择器1008、锁相环1010以及接口电路1012。因此，输出控制器1004所产生的控制信号1005具有TTL、TTL/TCON、LVDS、或RSDS/TCON等四种接口模式(interface mode)。锁相环1010则根据控制信号1005，为缩放单元1002产生像素时钟信号1011A，并为接口电路1012产生接口时钟信号1011B与控制信号1011C。若控制信号1005代表TTL模式或TTL/TCON模式，则接口时钟信号1011B与像素时钟信号1011A具有相同的时钟频率；若控制信号1005代表LVDS模式，则接口时钟1011B的频率是像素时钟信号1011A的7倍；若控制信号1005代表RSDS/TCON模式，则接口时钟信号1011B的频率是像素时钟信号1011A的两倍。
缩放单元1002根据像素时钟信号1011A产生TTL信号1003，提供给时序控制器1006和选择器1008。时序控制器1006用以将TTL信号1003转换为TTL/TCON信号1007后，提供给选择器1008。选择器1008接收TTL信号1003与TTL/TCON信号1007，并根据控制信号1005的选择，输出TTL信号1003或TTL/TCON信号1007成为参考信号1009。例如在TTL模式或LVDS模式下，TTL信号1003经选择器1008选择输出为参考信号1009；若在TTL/TCON模式或RSDS/TCON模式下，TTL/TCON信号1007经选择器1008选择输出为参考信号1009。
接口电路1012用以接收参考信号1009、控制信号1005、接口时钟信号1011B以及控制信号1011C。当在TTL模式下，参考信号1009为TTL信号1003，则接口电路1012将TTL信号1003输出至接口总线1030；当在TTL/TCON模式下，参考信号1009为TTL/TCON信号1007，则接口电路1012用以将TTL/TCON信号1007输出至接口总线1030；当于LVDS模式下，参考信号1009为TTL信号1003，则接口电路1012用以将TTL信号1003转换为LVDS信号后，输出至接口总线1030上；当在RSDS/TCON模式下，参考信号1009为TTL/TCON信号1007，则接口电路1012用以将TTL/TCON信号1007转换为RSDS/TCON信号后，输出至接口总线1030上。
请参照图11，图11为图10的接口电路1012较佳实施例的示意图。如图11所示，本发明的接口电路1012包括第一接口单元1110、第二接口单元1120以及第三接口单元1130等器件。第一接口单元1110包括若干个第一转换器(first converter)1112和若干个第一驱动器(first driver)1114，每一个第一转换器1112的输出作为相对应的第一驱动器1114的输入。第二接口单元1120包括若干个第二转换器(second converter)1122和若干个第二驱动器(second driver)1124，每一个第二转换器1122之输出作为相对应的第二驱动器1124的输入。第三接口单元1130包括若干个第三转换器(third converter)1132和若干个第三驱动器(third driver)1134，每一个第三转换器1132的输出作为相对应的第三驱动器1134的输入。
请参照图12，图12为图11的第一转换器1112的详细电路图。如图12所示，第一转换器1112包括串行转换器(serializer)1210和选择器1220。串行转换器1210具有七个串接的触发器(flip-flop)1212，每个触发器1212的时钟输入端均由时钟信号Clk_mod所控制，此时钟信号Clk_mod即图10所示的接口时钟信号1011B。串行输入数据DLR[6:0]均先分别连接多路复用器1214的一个输入端，多路复用器1214的另一输入端则连接至前一级触发器1212的数据输出端，串行数据DLR[6:0]的加载由信号Loadz所控制，信号Loadz来自于图10的控制信号1011C。据此，串行转换器1210用以将七个位数据DLR[6:0]，根据时钟信号Clk_mod的控制，依序将DLR
、DLR[1]、DLR[2]、DLR[3]、DLR[4]、DLR[5]、DLR[6]输出至串行转换器1210的输出端DLRO。
选择器1220包括三个触发器1221-1223、两个多路复用器1224和1225以及两个反相器1226和1227。加载信号Loadz经过反相器1226处理后，被送至触发器1223的数据输入端，时钟信号Clk_mod经过反相器1227处理后，被送至触发器1223的时钟信号输入端。输入数据DTG[1]同时连接至触发器1221的数据输入端与多路复用器1224的一个输入端，触发器1221的数据输出端1228则连接至多路复用器1224的另一输入端。输入数据DTG
同时连接至触发器1222的数据输入端与多路复用器1225的一个输入端，触发器1222的数据输出端1229则连接至多路复用器1225的另一输入端。多路复用器1224与1225的控制端均连接至信号Ctrl，信号Ctrl来自图10的控制信号1005。触发器1221与1222的时钟信号输入端均连接至触发器1223的数据输出端，由触发器1223输出的信号RSCK1所控制。多路复用器1224与1225的数据输出端即分别为选择器1220的输出端DTGO[1]与DTGO
。
当在TTL或TTL/TCON模式下，Crtl信号控制多路复用器1224与1225直接将DTG[1]和DTG
分别传送至选择器输出端DTGO[1]与DTGO
。
当在LVDS模式下，时钟信号Clk_mod的频率是时钟频率Clk_sca的七倍，时钟频率Clk_sca即图10所示的接口时钟信号1011A。据此，串行转换器1210即成为7:1串行转换器，根据时钟信号Clk_mod之控制，用以将并行输入信号DLR[6:0]依序输出至串行转换器1210的输出端DLRO，各信号时序图即如图13所示。
当在RSDS/TCON模式下，时钟信号Clk_mod的频率是时钟频率Clk_sca的两倍，并仅DRL[1:0]为有效位。据此，串行转换器121 0即成为2:1串行转换器，其根据时钟信号Clk_mod的控制，用以将并行输入信号DLR[1:0]依序输出至串行转换器1210的输出端DLRO。另外，当在RSDS/TCON模式下，若欲选择某些第一转换器1112作为激活脉冲信号或GPO信号输出时，则多路复用器1224会选择触发器1221的输出1228成为DTGO[1]，多路复用器1225会选择触发器1222的输出1229成为DTGO
，各信号时序图即如图14所示。
请参照图15，图15为图11的第二转换器1122的详细电路图。如图15所示，第二转换器1122包括串行转换器(serializer)1510和选择器1520。串行转换器1510具有两个串接的触发器(flip-flop)1512，每个触发器1512的时钟信号输入端均由时钟信号Clk_mod所控制，此时钟信号Clk_mod即图10所示的接口时钟信号1011B。并行输入数据DTRG[1:0]均先分别连接多路复用器1514的一个输入端，多路复用器1514的另一输入端则连接至前一级触发器1512的数据输出端，并行数据DLR[1:0]的加载由信号Loadz所控制，信号Loadz来自于图10的控制信号1011C。据此，串行转换器1510用以将两位并行输入数据DTRG[1:0]，根据时钟信号Clk_mod的控制，依序以DTRG
、DTRG[1]的顺序输出至串行转换器1510的输出端DRO。
选择器1520包括三个触发器1521-1523、两个多路复用器1524和1525以及两个反相器1526和1527。加载信号Loadz经过反相器1526处理后，被送至触发器1523的数据输入端，时钟信号Clk_mod经过反相器1527处理后，被送至触发器1523的时钟信号输入端。输入数据DTRG[1]同时连接至触发器1521的数据输入端和多路复用器1524的一个输入端，触发器1521的数据输出端1528则连接至多路复用器1524的另一输入端。输入数据DTRG
同时连接至触发器1522的数据输入端和多路复用器1525的一个输入端，触发器1522的数据输出端1529则连接至多路复用器1525的另一输入端。多路复用器1524与1525的控制端均连接至信号Ctrl，此信号Ctrl来自图10的控制信号1005。多路复用器1521与1522的时钟信号输入端均连接至触发器1523的数据输出端，由触发器1523的输出信号RSCK2所控制。多路复用器1524与1525的数据输出端即为选择器1520的输出端DTGO[1]与DTGO
。
当在TTL或TTL/TCON模式下，Ctrl信号控制多路复用器1524与1525直接将DTRG[1]和DTRG
分别传送至选择器输出端DTGO[1]与DTGO
。
当在RSDS/TCON模式下，时钟信号Clk_mod的频率是时钟频率Clk_sca的两倍，时钟频率Clk_sca即图10所示的接口时钟信号1011A。据此，串行转换器1510即为2:1串行转换器，其根据时钟信号Clk_mod的控制，用以将并列输入信号DTRG[1:0]依序输出至串行转换器1510的输出端DRO。另外，当于RSDS/TCON模式下，若欲选择某些第二转换器1122作为激活脉冲信号或GPO信号输出时，则多路复用器1524会选择触发器1521的输出1528成为DTGO[1]，多路复用器1525会选择触发器1522的输出1529成为DTGO
，各信号时序图即如图16所示。
请参照图17，图17为图11的第三转换器1132的详细电路图。如图17所示，第三转换器1132包括两个触发器1721与1723、多路复用器1724以及两个反相器1726和1727。加载信号Loadz经过反相器1726处理后，被送至触发器1723的数据输入端，信号Loadz来自于图10的控制信号1011C。时钟信号Clk_mod经过反相器1727处理后，被送至触发器1723的时钟信号输入端，该时钟信号Clk_mod即图10所示的接口时钟信号1011B。输入数据DTG同时连接至触发器1721的数据输入端与多路复用器1724的一个输入端，触发器1721的数据输出端1728则连接至多路复用器1724的另一输入端。多路复用器1724的控制端则连接至信号Ctrl，信号Ctrl来自图10的控制信号1005。而多路复用器1721的时钟信号输入端连接至多路复用器1723的数据输出端，由信号RSCK3所控制。多路复用器1724的数据输出端即为第三转换器1132的输出端DTGO。
当在TTL或TTL/TCON模式下，Crtl信号控制多路复用器1724直接将DTG传送至输出端DTGO。
当在RSDS/TCON模式下，若欲选择某些第三转换器1132作为激活脉冲信号或GPO信号输出时，则多路复用器1724选择触发器1721的输出1728成为DTGO。
请参照图18，图18为根据本发明的输出驱动装置1800的示意图，该输出驱动装置1800可以是图11的第一驱动器1114或第二驱动器1124。如图18所示，输出驱动装置1800包括LVDS/RSDS驱动器1810、两个TTL驱动器1820和1830，均由控制信号Ctrl所控制。若输出驱动装置1800是作为第一驱动器1114，则LVDS/RSDS驱动器1810的输入端DLR连接至第一转换器1112的输出端DLRO；若输出驱动装置1800是作为第二驱动器1124，LVDS/RSDS驱动器1810的输入端DLR则连接至第二转换器1122的输出端DRO。若输出驱动装置1800是作为第一驱动器1114，TTL驱动器1820的输入端DTG1连接至第一转换器1112的输出端DTGO[1]，TTL驱动器1830的输入端DTG0连接至第一转换器1112的输出端DTGO
；若输出驱动装置1800是作为第二驱动器1124，TTL驱动器1820的输入端DTG1连接至第二转换器1122的输出端DTGO[1]，TTL驱动器1830的输入端DTG0连接至第二转换器1122的输出端DTGO
。
当输出驱动装置1800用以输出TTL信号、启动脉冲(start pulse)信号或GPO信号时，则以控制信号Ctrl将LVDS/RSDS驱动器1810禁用(disable)，而将TTL驱动器1820和1830启用(enable)，因此，TTL驱动器1820和1830输入端DTG1和DTG0的TTL信号得以从输出端OUT1和OUT0处分别传送至结合片(bonding pad)1840和1850处。当输出驱动装置1800系用以输出LVDS或RSDS差动信号时，则以控制信号Ctrl将TTL驱动器1820和1830禁用(disable)，而将LVDS/RSDS驱动器1810启用(enable)，因此，LVDS/RSDS驱动器1810输入端DLR之信号转换为差动信号，自输出端OUTP和OUTN分别传送至结合片1840和1850处。
请参照图19，图19为TTL驱动器1900的详细电路图，该TTL驱动器1900可以是图18中的TTL驱动器1820或1830、抑或是图11中的第三驱动器1134。如图19所示，TTL驱动器1900包括与非门1910、或非门1920、反相器1930、PMOS晶体管1940以及NMOS晶体管1950。与非门1910以两个输入端连接DTG和OE信号，或非门1920以两个输入端连接DTG信号与倒相的OE信号；其中，OE信号来自于控制信号Ctrl。与非门1910与或非门1920的输出分别用以控制PMOS晶体管1940与NMOS晶体管1950的栅极，PMOS晶体管1940与NMOS晶体管1950之源极分别连接至VDD与GND，而PMOS晶体管1940与NMOS晶体管1950之漏极连接成为输出端OUT。
当OE信号为“0”时，输出端OUT呈现高阻抗状态(highimpedance)。若OE信号为“1”，而DTG信号为“1”时，则输出端OUT呈现逻辑高电平(logic high)；若OE信号为“1”，而DTG信号为“1”时，则输出端OUT会呈现逻辑低电平(logic low)。
请参照图20，图20为LVDS/RSDS驱动器2000的详细电路图，该LVDS/RSDS驱动器2000可以是图18中的LVDS/RSDS驱动器1810。如图20所示，LVDS/RSDS驱动器2000包括单端至差动转换器(single-ended to differential converter)2002、两个电流源2004和2006、两个PMOS晶体管2008和2010、两个NMOS晶体管2012和2014、共模反馈控制器(common mode feedback controller)2016、以及参考电压源(reference voltage source)2018等。电流源2004为信号OEN所控制，此OEN信号来自于控制信号Ctrl。单端至差动转换器2002具有输入端DLR和两个输出端2020和2022。转换器2002的输出端2020连接至PMOS晶体管2008与NMOS晶体管2014的栅极，转换器2002的输出端2022则连接至PMOS晶体管2010与NMOS晶体管2012的栅极。PMOS晶体管2008的漏极与NMOS晶体管2014的漏极连接成为输出端OUTN，PMOS晶体管2010的漏极与NMOS晶体管2012的漏极连接成为输出端OUTP，输出端OUTP与OUTN之间外接电阻器R。
PMOS晶体管2008的源极连接至PMOS晶体管2010的源极，而电流源2004连接于VDD和PMOS晶体管2008的源极之间。NMOS晶体管2012的源极连接至NMOS晶体管2014的源极，而电流源2006连接于VSS和NMOS晶体管2012的源极之间。参考电压源2018用以提供共模电压(common mode voltage)VCM给共模反馈控制器2016，共模反馈控制器2016用以监测输出端OUTP和OUTN的共模电压值，并根据该参考共模电压VCM调整电流源2006的电流值。
当OEN信号为“1”时，电流源2004之电流值I为0，因此，输出端OUTP和OUTN高阻抗状态(high impedance)。若OEN信号为“0”，而DLR信号为“1”时，单端至差动转换器2002输出端2020和2022分别为“1”和“0”，故开启PMOS晶体管2010与NMOS晶体管2014，并关闭PMOS晶体管2008与NMOS晶体管2012，则输出端OUTP相对于输出端OUTN之电位差即为I和R之积。若OEN信号为“0”，而DLR信号为“0”时，单端至差动转换器2002输出端2020和2022分别为“0”和“1”，故开启PMOS晶体管2008与NMOS晶体管2012，并关闭PMOS晶体管2010与NMOS晶体管2014，而输出端OUTN相对于输出端OUTP之电位差即为I和R之积。
很显然，上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明的范围。任何熟悉本领域的技术人员都可以在不违背本发明的技术原理及精神情形下，对实施例作修改与变化。而这些等同的变化并不超出本发明的权利要求保护范围。
权利要求
1.一种输出驱动装置，其特征在于其包括第一结合片与第二结合片；第一驱动器，用以将第一影像信号传送至该第一结合片输出；第二驱动器，用以将第二影像信号传送至该第二结合片输出；以及第三驱动器，用以将第三影像信号转换为差动信号后，将该差动信号传送至该第一结合片与该第二结合片输出；其中，当该第一影像信号自第一结合片输出与该第二影像信号自第二结合片输出时，该第三驱动器会被禁用； 当该差动信号自该第一结合片与该第二结合片输出时，该第一驱动器与该第二驱动器会被禁用。
2.如权利要求1所述的输出驱动装置，其特征在于该第一影像信号及该第二影像信号为TTL信号。
3.如权利要求1所述的输出驱动装置，其特征在于该第一驱动器及该第二驱动器为TTL驱动器。
4.如权利要求1所述的输出驱动装置，其特征在于该差动信号为LVDS信号。
5.如权利要求1所述的输出驱动装置，其特征在于该差动信号为RSDS信号。
6.一种输出驱动方法，其特征在于 包括下列步骤以第一驱动器将第一影像信号传送至第一结合片输出；以第二驱动器将第二影像信号传送至第二结合片输出；以及以第三驱动器将第三影像信号转换为差动信号后，传送该差动信号至该第一结合片与该第二结合片输出；其中，当该第一影像信号自第一结合片输出与该第二影像信号自第二结合片输出时，该第三驱动器会被禁用； 当该差动信号自该第一结合片与该第二结合片输出时，该第一驱动器与该第二驱动器会被禁用。
7.如权利要求6所述的输出驱动方法，其特征在于该第一影像信号及该第二影像信号为TTL信号。
8.如权利要求6所述的输出驱动方法，其特征在于该第一驱动器及该第二驱动器为TTL驱动器。
9.一种输出驱动装置，其特征在于其包括第一结合片与第二结合片；第一驱动器，用以将第一影像信号传送至该第一结合片输出；第二驱动器，用以将第二影像信号传送至该第二结合片输出；以及第三驱动器，用以将第三影像信号转换为差动信号后，传送该差动信号至该第一结合片与该第二结合片输出；其中，该第一影像信号与该第二影像信号具有第一数据速率，该第三影像信号具有第二数据速率，而该第二数据速率大于该第一数据速率。
10.如权利要求9所述的输出驱动装置，其特征在于该第一影像信号及该第二影像信号为TTL信号。
11.如权利要求9所述的输出驱动装置，其特征在于该第一影像信号及该第二影像信号为TTL/TCON信号。
12.如权利要求9所述的输出驱动装置，其特征在于该差动信号为LVDS信号。
13.如权利要求12所述的输出驱动装置，其特征在于该第二数据速率实质为该第一数据速率的七倍。
14.如权利要求9所述的输出驱动装置，其特征在于该差动信号为RSDS信号。
15.如权利要求14所述的输出驱动装置，其特征在于该第二数据速率实质为该第一数据速率的两倍。
16.如权利要求9所述的输出驱动装置，其特征在于其还包含一控制信号，用以当该第一影像信号自第一结合片输出与该第二影像信号自第二结合片输出时，禁用该第三驱动器；以及用以当该差动信号自该第一结合片与该第二结合片输出时，禁用该第一驱动器与该第二驱动器。
17.一种输出驱动方法，其特征在于 包括下列步骤以第一驱动器将第一影像信号传送至第一结合片输出；以第二驱动器将第二影像信号传送至第二结合片输出；以及以第三驱动器将第三影像信号转换为差动信号后，传送该差动信号至该第一结合片与该第二结合片输出；当该第一影像信号自第一结合片输出与该第二影像信号自第二结合片输出时，禁用该第三驱动器；以及当该差动信号自该第一结合片与该第二结合片输出时，禁用该第一驱动器与该第二驱动器，其中，该第一影像信号与该第二影像信号具有第一数据速率，该第三影像信号具有第二数据速率，而该第二数据速率大于该第一数据速率。
18.如权利要求17所述的输出驱动方法，其特征在于该第一影像信号及该第二影像信号为TTL信号。
19.如权利要求17所述的输出驱动方法，其特征在于该第一影像信号及该第二影像信号为TTL/TCON信号。
20.如权利要求17所述的输出驱动方法，其特征在于该差动信号为LVDS信号。
21.如权利要求20所述的输出驱动方法，其特征在于该第二数据速率实质为该第一数据速率的七倍。
22.如权利要求17所述的输出驱动方法，其特征在于该差动信号为RSDS信号。
23.如权利要求22所述的输出驱动方法，其特征在于该第二数据速率实质为该数据速率的两倍。
全文摘要
一种输出驱动装置及其方法，该输出驱动装置包括第一结合片与第二结合片；第一驱动器，用以将第一影像信号传送至该第一结合片输出；第二驱动器，用以将第二影像信号传送至该第二结合片输出；以及第三驱动器，用以将第三影像信号转换为差动信号后，传送至该第一结合片与该第二结合片输出；其中，当该第一影像信号自第一结合片输出与该第二影像信号自第二结合片输出时，该第三驱动器会被禁用；当该差动信号自该第一结合片与该第二结合片输出时，该第一驱动器与该第二驱动器会被禁用。
文档编号G09G5/00GK101093654SQ200710109839
公开日2007年12月26日 申请日期2004年9月17日 优先权日2003年9月26日
发明者张志田, 黄腾汉, 黄昭评 申请人:晨星半导体股份有限公司