薄膜电致发光显示屏驱动器的制作方法

专利名称：薄膜电致发光显示屏驱动器的制作方法
技术领域：
本发明涉及到一种薄膜电致发光(TFEL)显示屏驱动器。
背景技术：
目前，市场上能见到的显示器有阴极射线管CRT显示器、液晶显示器LCD和等离子 体显示器PDP。 CRT的缺点是最大尺寸只有38英寸，体积大而笨重，耗电，环境和安全方面 不很理想。而LCD(尤其是有源矩阵薄膜晶体管型LCD)和PDP都有价高，投资巨大，工艺复 杂和制造困难等缺点。LCD还有视角小、响应速度低等问题。 针对上述问题，科学家和工程师们经过多年的探索，已开发出了一系列能克服 上述缺点，并且结合了它们各自优点的新颖的平板显示器技术。这就是电致发光显示器 ELD (Electroluminescent Display)，有机发光显示器0LED，聚合物发光显示器PLED，场发 射显示器FED,薄型阴极射线管ThinCRT和电子墨水e-Ink等。 在众多的新型平板显示中，TFEL具有全固体化平板显示、主动发光、视角大、分辨 率高、响应速度快以及抗震能力强和使用温度范围宽等优点，是一种理想的平板显示器件， 在科学仪器、便携式微机、航空航天和军事领域具有广阔的应用前景。 就显示器的易读性指标而言，TFEL则在其它显示器之上。众所周知，对比度高、响 应快、视角宽、图像轮廓清晰以及分辨率容量大均是TFEL的特点。而且，这些特点采用直接 矩阵寻址方式即可实现，加之TFEL结构简单，耐震动与冲击，工作温度范围宽，在美军坦克 装备中也选用了它。

发明内容
本发明的目的在于针对已有技术存在的缺陷，提供一种薄膜电致发光显示屏驱动 器。 为达到上述目的，本发明的构思是本发明的TFEL显示屏驱动器，通过对TFEL光 电特性的研究，设计一种由FPGA控制的驱动电路，驱动TFEL屏使其被点亮。整个系统包 括FPGA核心控制电路，行列驱动电路，高压直流供电电路，DVI信号传输电路四部分。此系 统接收通过DVI接收计算发送的数字视频型号，经过FPGA进行图像处理，FPGA产生控制 时序控制行列驱动芯片，使得行列驱动芯片在不同的像素点位置输出不同的驱动电压，从 而使得不同的像素点发出不同强度的光，因此实现图像在TFEL屏上显示。驱动电路驱动 120X480点阵的TFEL屏，实现128级灰度显示，扫描频率达到100HZ。
FPGA作为核心控制器件，接收DVI信号并输出TFEL的控制信号，通过光耦隔离后 控制行列驱动芯片，由高压驱动电源提供的正负电压场在不同时间交替输出高电压作用在 TFEL屏上，当加在TFEL屏行列之间的电压差大于150V(TFEL屏阈值)时点亮，反之不亮。 点亮屏的方式是逐行扫描，所有的列同时改变电压，不同的列电压将对应不同的亮度，与此 同时只有一行输出电压，其他行输出高阻态，保证一时刻只有一行点亮，下一时刻接下来的 一行点亮，如此一行接一行点亮，循环进行。
3
TFEL材料的显示屏发光需要驱动电源提供正负交替的高压。其中驱动芯片部分设 计采用区别于传统的驱动的不对称驱动的方式满足新型TFEL材料的需求并且简化了电路 结构，解决传统TFEL驱动电路中存在的浮地问题，从而到达提高电路稳定性，延长驱动芯 片使用寿命，降低成本的目的。 根据上述的发明构思，本发明采用下述的技术方案 —种薄膜电致发光显示屏驱动器，包括DVI传输电路和一个FPGA控制器，其特征 在于视频信号经DVI传输电路连接到所述FPGA控制器，FPGA控制器的两路输出经光耦电 路隔离模块后分别经行驱动芯片和列驱动芯片连接到一个薄膜电致发光材料的TFEL显示 屏，一个驱动电源模块为各组器件提供工作电源；所述的FPGA控制器的输出控制信号通过 光耦隔离电路控制高压驱动电源驱动120X480点阵显示屏点亮，并且TFEL显示屏能够实 现128级灰度变化的显示效果。 上述FPGA控制器采用Altera公司的Cyclone II系列的FPGAEP2C8Q208芯片，输 出控制驱动芯片的时序电路实现驱动电压的交替变化。 上述行驱动芯片选用HV7224,设计成不对称驱动，FPGA控制器输出的信号通过 光耦后控制HV7224行驱动芯片，正级接80V，负级接_130V。配合列芯片输出电压，行输 出-130V时列输出60V，行输出80V时列输出0V用于反方向放电，外接电源-130V、80V和列 芯片供电电源共地。由于TFEL显示屏的阈值电压是150V，所以在行驱动输出80V、列驱动 输出OV时，显示屏是点不亮的。所以只有在行驱动输出-130V，列驱动输出60V时，显示板 上的压降有190V时，显示屏可以点亮。 上述列驱动芯片选用HV633，HV633芯片实现128级灰度的变化。每个HV633输出 32路驱动电压，因此480列的TFEL屏驱动电路需要把15个HV633需要串联使用。列芯片 的控制时序，通过硬件描述语言编写列芯片的控制芯片，在QuartusII环境中仿真。
上述高压驱动电源电路，由220V交流电源供电，通过变压器和7812稳压电路得到 直流12V，再通过由DC/DC控制器MAX1846、M0S管IRF9530N和电感电容组成的Boost升压 电路变换得到高压直流电压，分别提供列电压，正的行电压和负的行电压。输出电压的幅值 可通过电位器调节，通过配置不同的电感电容可调节不同，可配置成0到80V可调和0到 175V可调，输出电压稳定、纹波小。 上述DVI信号传输采用Si11161DVI接收器，其功能可以使任何数字显示器实现最 高性能的DVI连接。 本发明与现有技术相比较，具有如下显而易见的实质性特点和显著优点本发明 提供的新型材料TFEL显示屏驱动器，不仅满足了材料所需求的交替高压点亮的条件，而且 所设计的有别于传统驱动的非对称驱动简化了电路结构，解决传统TFEL驱动电路中存在 的浮地问题，从而到达提高电路稳定性，延长驱动芯片使用寿命，降低成本的目的。在得到 显示效果的同时实现了 128级灰度的变化和IOOHZ扫描频率的指标。


图1是为TFEL显示屏驱动器的结构框图。 图2是为FPGA控制器接口电路原理图。(其中图(a)为数字信号输入端口，图(b) 为控制信号输出端口)。
图3是列驱动芯片接口电路原理图。 图4是行驱动芯片接口电路原理图。 图5是隔离电源光耦0631接口电路原理图。 图6是高压驱动电源电路MAX1846芯片接口电路原理图。 图7是M0S管驱动电源电路HCPL—J312芯片接口电路原理图。 图8是DVI传输电路芯片Sil1161接口电路原理图。 图9是HV7224的内部结构图。 图10是HV633的内部结构图。 图11是DVI架构。
具体实施例方式
本发明的优选实施例结合

如下 实施例一 如图1所示，本薄膜电致发光显示屏驱动器包括DVI传输电路1和一 个FPGA控制器2，其特征在于视频信号经DVI传输电路1连接到所述FPGA控制器2， FPGA 控制器2的两路输出经光耦电路隔离模块4后分别经行驱动芯片6和列驱动芯片3连接到 一个薄膜电致发光材料的TFEL显示屏7，一个驱动电源模块5为各组器件提供工作电源。 FPGA控制器2接收DVI信号1并输出TFEL的控制信号，通过光偶4隔离后控制行6列3 驱动芯片，在正负电压场的不同时间交替输出高电压作用在TFEL屏7上，当加在TFEL屏行 列之间的电压差大于150V(TFEL屏阈值)时点亮，反之不亮。点亮屏的方式是逐行扫描，所 有的列同时改变电压，不同的列电压将对应不同的亮度，与此同时只有一行输出电压，其他 行输出高阻态，保证一时刻只有一行点亮，下一时刻接下来的一行点亮，如此一行接一行点 亮，循环进行。实施例二 本实施例与实施例一基本相同，特别之处如下
〈 一 > FPGA控制器模块 EP2C8Q208有36个M4K RAM，在FPGA内部设计一个16位宽度、4KB深度的FIFO， 使用FIFO提高数据采集卡对多通道信号的采集存储能力。FIFO有半满、全满、空标志位，当 检测到半满标志位时，FIFO同时读写；全满时只读不写；空时只写不读。A/D采样控制信号 通过FPGA控制；PC机对采集后的数据作进一步处理，以提高精度，其中2选1模±央，由主控 制模块来控制，选择是直接将采集数据送给PC机处理，还是在内部进行DSP处理后再送给 PC机。 参见图2，FPGA控制器的接口电路。DVI接口把PC机传输的模拟视频信号转换成 数字信号，FPGA控制器(YA、 YD脚)接收到数字信号后，通过软件实现控制信号输出(QE、 CII脚)。 〈 二 >驱动芯片模块
驱动芯片介绍 1)列驱动芯片HV633是一个32通道的用于灰度显示的驱动集成电路芯片.它可 以变化输出3到80V的电压.这个输出端的波幅调制是由外部的斜坡电压VR控制。
如图3，一片HV633有32个HV0UT输出管道，用于提供显示屏点亮所需的电压。并 有D1 D7七个数据输入端，用于控制显示屏点亮所需电压的变化。CSI/CSO端口将芯片可 以级联起来。
2)行驱动芯片HV7224是低压向高压有推拉输出的并行转换.它特别适合用在交 流薄膜电致发光显示的对称行驱动。 如图4， HV7224芯片有40路HV0UT输出，用于提供显示屏点亮所需的电压。并有 shift等芯片控制信号端口，用于提供显示屏所需的正反向交替电压。使用DRIOA与DRIOB 交替的输入与输出功能将HV7224级联起来，控制更大的显示屏点亮。
〈三 > 电源模块 如图5 ，为防止高压驱动电压影响控制电压信号，将输入的控制低压信号通过光耦 0631与输出隔离。 如图6， 220V交流输入通过变压器、整流桥和7812稳压芯片得到稳定的12V直流 输出。12V直流通过美信公司MAX1846芯片DC-DC转换，分别得到-130V和+80V的直流电 压，所得的高压电源是TFEL显示屏所需的点亮电压。 如图7， M0SFET驱动芯片HCPL-J312的原理图，用于驱动M0SFET实现控制高压的 输出。〈四>DVI信号传输模块 如图8， DVI差分信号通过传输口连到芯片SiI1161上，此芯片将接受到的DVI信 号分成红、绿、蓝三种颜色的控制信号(Q00-Q023， QE0-QE23)传给FPGA。
本实施例采用一种区别于传统驱动方式的非对称驱动方式，简化了电路结构，解 决传统TFEL驱动电路中存在的浮地问题，实现方法如下行驱动芯片正端接+80V电压、负 端接-130V电压，行芯片可输出+9(^和_13(^两种幅值电压；列芯片为128级灰度驱动芯 片，列芯片供电电压+60V，则列芯片可输出由0变化到60V的128等级的电压(最小变化单 位为60V的128分之一 )。此处用到的+80V、-130V和60V是共地的。点亮的原理是当行 输出-130V时，列输出60V，行列之间电压差_19(^，达到阈值以上，点亮屏，当列电压在20V 到60V之间行列之间电压差都在阈值以上，不同的列电压实现不同的亮度。当行输出+80V 时，列输出OV，屏并不点亮，但是完成TFEL必需的反向放电要求。只要保证较高的扫描频 率，TFEL发光亮度可达到传统对称驱动同样的效果。
本实施例的特点如下 1、采用FPGA控制器输出低平控制信号，通过隔离电路控制高压驱动电源，产生交 替的电压。 2、采用了非对称式的驱动设计方案行驱动芯片HV7224与列驱动芯片HV633配合
输出满足于TFEL显示屏交替变化的高压，并且实现128级灰度的变化。 3、隔离电源电路，由低压控制高压，通过光耦避免高压输出对低压控制电平的影响。 4、驱动电源电路，由220V交流电源供电，通过变压器和7812稳压电路得到直流 12V，再通过由DC/DC控制器MAX1846、 MOS管IRF9530N和电感电容组成的Boost升压电路 变换得到高压直流电压，分别提供列电压，正的行电压和负的行电压。 实施例三本实施例与实施例二相同，特别之处是TFEL显示屏驱动器的软件设计 如下 本TFEL显示屏驱动器软件包括两部分TFEL显示屏驱动及DVI视频信号传输软 件。
〈 一 >、 TFEL显示屏驱动编程软件 在Altera公司推出的quartus软件中采用VHDL和Verilog HDL两种编程语言进 行软件的编写。 1)根据行驱动芯片HV7224的内部结构如图9所示，当数据重置端(DRIO)是在逻 辑高电平时，HV7224芯片会把内部所有输出转换成零。同时，转换寄存器的输出开始把逻 辑高电平从最小位转移到最高位。DRIO可以在任何时候激发。DIR和SHIFT端可以控制数 据传输的方向，当DIR在逻辑高电平时，DRIOA是输入，DRIOB是输出；当DIR接地，DRIOB是 输入，DRIOA是输出。极性端和使能端是用来进行极性的选择和各自的使能作用。数据的 传送是按照时钟从低到高的顺序传送的。如果输出极性为高，逻辑的高电平会使输出转向 Vpp，反之，若极性是低则输出会转向地。连锁装置提供输出缓冲。 行驱动与列驱动一样是级联起来的，通过对输入数据的控制来依次控制各路的输 出。 2)根据列驱动芯片HV633的内部结构如图10所示，这个芯片由两个16位的移位 寄存器、32位的锁存器和比较器还有逻辑控制装置来实现128级灰度的变化。它有7位的 数据输入端。数据的转换是由移位寄存器在时钟的两个边沿控制的，这样使得数据传输的 速率是时钟频率的两倍。当DIR管脚是高电平时，相应的CSI/CSO芯片选择脉冲是输入/ 输出。当DIR管脚是低电平时，相应的CSI/CSO芯片选择脉冲是输出/输入。
FPGA控制器把数据放在7位的总线上当时钟的上升沿来到时，数据会被放入第一 块芯片32个7位锁存器里。这次正电平的传送是伴随着片选脉冲和仅有的一次机会把数 据送入第一个锁存器(这些锁存器最终把数据送到HV0UT1)。然后在总线上的数据会改变， 时钟电平下降，这时负脉冲传送与CSI脉冲一起工作，这些变化在芯片内部一直持续下去， 这样把新的数据放入下一个7位锁存器(最终数据会到HV0UT2)。 当第一块芯片的最后一个7位锁存器都锁存数据了以后，片选脉冲CSI会从芯片 1到芯片2.退出脚称作cso，芯片2的进入脚称作csl，这是因为数据进入锁存器的顺序是 倒序从HV0UT32到HV0UT1. 当数据进入了所有的芯片及它们32路输出以后，load count脚将会有一个脉冲。 在它的上升沿，所有的输出电平将被重置成零，所有在输入锁存器里的数据将被转入同样 编号的比较锁存器里(这样让数据锁存器准备接收新的数据和接下来的操作)。在转换结 束以后，load count脚产生一个低电平。二进制转换成灰度显示电平操作将开始。
〈 二 >、 DVI视频信号传输编程软件 在Altera公司推出的quartus软件中采用VHDL和Verilog HDL两种编程语言进 行软件的编写。根据DVI接口标准，如图ll所示，计算机中生成的图像信息传送到显示处 理单元(显卡)中，经处理并编码成数据信号，数据信号中包含了一些像素信息、同步信息 以及一些控制信息，信息通过3个通道输出。同时还有一个通道用来传送使发送和接收端 同步的时钟信号。每一个通道中数据以差分信号方式传输，因此每一个通道需要2根传输 线。由于采用差分信号传输，数据发送和接收中识别的都是压差信号，因此传输线缆长度对 信号影响较小，可以实现远距离的数据传输。在接收端对接收到的数据进行解码，并处理生 成图像信息供数字显示设备显示。
权利要求
一种薄膜电致发光显示屏驱动器，包括DVI传输电路(1)和一个FPGA控制器(2)，其特征在于视频信号经DVI传输电路(1)连接到所述FPGA控制器(2)，FPGA控制器(2)的两路输出经光耦电路隔离模块(4)后分别经行驱动芯片(6)和列驱动芯片(3)连接到一个薄膜电致发光材料的TFEL显示屏(7)，一个驱动电源模块(5)为各组器件提供工作电源；所述的FPGA控制器(2)的输出控制信号通过光耦隔离电路(4)控制高压驱动电源(5)驱动120×480点阵显示屏(7)点亮，并且TFEL显示屏(7)能够实现128级灰度变化的显示效果。
2. 根据权利要求1所述的薄膜电致发光显示屏驱动器，其特征在于所述的TFEL显示 屏(7)发光需要驱动电源(5)提供正负交替的高压，其中驱动芯片部分(6)设计采用区别 于传统的驱动的不对称驱动的方式满足新型TFEL材料的需求以及提高显示屏驱动电路的 稳定性。
3. 根据权利要求1所述的薄膜电致发光显示屏驱动器，其特征在于所述的FPGA控制 器(2)采用Altera公司的Cyclone II系列的FPGAEP2C8Q208芯片，输出控制驱动芯片的 时序电路实现驱动电压的交替变化。
4. 根据权利要求1所述的薄膜电致发光显示屏驱动器，其特征在于所述的DVI传输电 路(l)，运用Sil1161高性能接受器接收DVI发送器的信号。
5. 根据权利要求1所述的薄膜电致发光显示屏驱动器，其特征在于所述的高压驱动电 源电路(5)，由220V交流电源供电，通过变压器和7812稳压电路得到直流12V，再通过由 DC/DC控制器MAX1846、M0S管IRF9530N和电感电容组成的Boost升压电路变换得到高压直 流电压，分别提供列电压，正的行电压和负的行电压。输出电压的幅值可通过电位器调节， 通过配置不同的电感电容可调节不同，可配置成O到80V可调和0到175V可调，输出电压 稳定、纹波小。
6. 根据权利要求l所述的薄膜电致发光显示屏驱动器，其特征在于行驱动芯片(6)选 用HV7224，设计成不对称驱动，FPGA控制器(2)输出的信号通过光耦(4)后控制HV7224行 驱动芯片(6)，正级接80V，负级接-130V ;配合列芯片(3)输出电压，行输出-130V时列输 出60V，行输出80V时列输出0V用于反方向放电，外接电源-130V、80V和列芯片(3)供电电 源共地；由于TFEL显示屏(7)的阈值电压是150V，所以在行驱动(6)输出80V、列驱动(3) 输出0V时，显示屏是点不亮；所以只有在行驱动输出_13(^，列驱动输出60V时，显示板上 的压降有190V时，显示屏可以点亮。
7. 根据权利要求l所述的薄膜电致发光显示屏驱动器，其特征在于列驱动芯片(3)选 用HV633, HV633芯片实现128级灰度的变化；每个HV633输出32路驱动电压，因此480列 的TFEL屏驱动电路需要把15个HV633需要串联使用；列芯片的控制时序，通过硬件描述语 言编写列芯片的控制芯片，在QuartusII环境中仿真。
全文摘要
本发明涉及一种薄膜电致发光显示屏驱动器。它包括DVI传输电路和FPGA控制器，视频信号经DVI传输电路连接到FPGA控制器，FPGA控制器的两路输出经光耦电路隔离模块后分别经行驱动芯片和列驱动芯片连接到薄膜电致发光显示屏，一个驱动电源模块为各组成器件提供工作电源。此发明接收通过DVI接收计算发送的数字视频信号，经过FPGA进行图像处理，FPGA产生控制时序控制行列驱动芯片，使得行列驱动芯片在不同的像素点位置输出不同的驱动电压，从而使得不同的像素点发出不同强度的光，因此实现图像在TFEL屏上显示。驱动电路驱动120×480点阵的TFEL屏，实现128级灰度显示，扫描频率达到100Hz。
文档编号G09G3/32GK101751851SQ20101002312
公开日2010年6月23日 申请日期2010年1月21日 优先权日2010年1月21日
发明者冉峰, 徐美华, 杨晓, 杨辉, 黄舒平 申请人:上海大学