专利名称：驱动模块与驱动方法
技术领域：
本发明涉及一种驱动模块及驱动方法，尤指一种用于一液晶显示装置中，于不同图框时改变子画素充电顺序或于同一图框时，以不同充电时间充电，以避免子画素充电不均的驱动模块及驱动方法。
背景技术：
液晶显示器是利用源极驱动电路(source driver)和闸极驱动电路 (gatedriver)来驱动面板上的画素以显示影像。然而，由于源极驱动电路的成本与耗电量较闸极驱动电路高，为了降低源极驱动电路的使用量，因此画素结构的驱动模式由单闸极 (single-gate)画素结构，衍生出双闸极(Dual Gate)及三闸极(tri-gate)画素结构两种。 以三闸极画素结构为例，针对相同数目的画素，相较于单闸型画素结构，三闸型画素结构将源极驱动电路的数据线缩减为三分之一，而将闸极驱动电路的扫描线增加为三倍，以减少生产成本。然而，由于闸极驱动信号开启的时间减为三分之一，数据线对子画素充电时间仅有正常架构的三分之一，容易导致子画素充电不足。请参考图1，图1为公知技术中具有一直线型(stripe)三闸极画素结构的一液晶显示装置10的示意图。为方便说明，液晶显示装置10简化为由一源极驱动电路100、一闸极驱动电路102、一时序控制器104、数据线Sl Sm、扫描线Gl &ι及一画素矩阵Mat_S 所组成。时序控制器104利用一水平同步信号Hsync及一输出致能信号Ena，分别控制源极驱动电路100与门极驱动电路102，产生数据驱动信号Sig_Sl Sig_Sm与门极驱动信号 Sig_Gl Sig_Gn，以对画素矩阵Mat_S充电。在画素矩阵Mat_S中，任一画素包含有一红色子画素R、一绿色子画素G及一蓝色子画素B，且每一子画素由一薄膜晶体管及一液晶电容所组成，为求简洁，以方块表示。其中，于水平同步信号Hsync的一周期中，数据驱动信号 Sig_Sl Sig_Sm分别对所对应的一画素充电，如于水平同步信号Hsync的一周期中，数据驱动信号Sig_Sl对对应于数据线Sl及扫描线Gl G3上的画素充电(即红色、绿色及蓝色子画素)。在此情况下，由于对子画素充电时间仅有正常架构的三分之一，容易导致子画素充电不足。请参考图2，图2为液晶显示器10于图框Fl、F2时，驱动数据线S 1的子画素的示意图。图2显示于水平同步信号周期HSync_Cl、Hsync_C2下，扫描线Gl &ι及其所对应子画素的充电顺序，以及数据驱动信号Sig_Sl的波形。如图2所示，由于数据驱动信号 Sig_Sl的极性改变及电路上的电阻电容延迟(RC delay)，所以数据驱动信号Sig_Sl需一段时间才能到达稳态，再加上同一水平同步信号周期中各子画素充电时间相同，因此对相对应同一条水平同步信号周期的子画素来说，数据驱动信号Sig_Sl最先顺位充电的子画素会有充电不足的现象。举例来说，于图框Fl时，于水平同步信号周期HsynC_Cl中的充电顺序为扫描线Gl — G2 — G3及子画素R — G — B，由于数据驱动信号Sig_Sl对红色子画素 R充电时尚未达到应有的准位，因此相较于绿色子画素G及蓝色子画素B充电较不足。同样地，于图框F2时，由于在水平同步信号周期HsynC_Cl中，红色子画素R仍为数据驱动信号Sig_Sl最先充电的子画素，因此充电仍较不足。依此类推，则扫描线Gl与数据线Sl Sm 所对应的红色子画素R皆充电较不足，液晶显示器10会因子画素充电不均导致亮暗线及颜色不均勻。请参考图3A及图;3B，图3A及图;3B分别为公知技术用两倍闸极脉冲(double gate pulses)及重迭闸极脉冲(overlap gate pulse)来驱动子画素的示意图。为了解决充电不均，公知技术中采用两倍间极脉冲及重迭间极脉冲预先对子画素充电，如此于数据驱动信号充电时，子画素不会有充电不均的问题。如图3A所示，相较于图2所示的驱动方式，两倍闸极脉冲驱动于水平同步信号周期Hsync_Dl、Hsync_D2对子画素预先充电，如此于水平同步信号周期Hsync_Cl、Hsync_C2液晶显示器10显示图案时，就不会因为子画素充电不均， 导致亮暗线及颜色不均勻。类似地，如图3B所示，重迭间极脉冲驱动于三分之一个水平同步信号周期Hsync_Cl (即各子画素的充电时间)前，对子画素预先充电，如此于水平同步信号周期HsynC_Cl、Hsync_C2液晶显示器10显示图案时，就不会因为子画素充电不均，导致亮暗线及颜色不均勻。然而，公知技术的两倍闸极脉冲及重迭闸极脉冲驱动需增加脉冲以避免充电不均，如此增加耗电且相当不便。有鉴于此，公知技术实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种驱动模块及驱动方法，本发明公开一种驱动模块，用于一液晶显示装置中。该驱动模块包含有一数据线信号处理单元，用来产生复数个数据驱动信号；一扫描线信号处理单元，用来产生复数个闸极驱动信号；以及一控制单元，用来控制该数据线信号处理单元及该扫描线信号处理单元， 使对应于一资料线的复数个子画素于显示不同图框时，以不同顺序充电。本发明另公开一种驱动方法，用于一液晶显示装置中。该驱动方法包含步骤有提供复数个数据驱动信号；以及提供复数个间极驱动信号，并且依据该复数个数据驱动信号与该复数个闸极驱动信号控制对应于一数据线的复数个子画素于显示不同图框时，以不同顺序充电。本发明另公开一种驱动模块，用于一液晶显示装置中。该驱动模块包含有一数据线信号处理单元，用来产生复数个数据驱动信号；一扫描线信号处理单元，用来产生复数个闸极驱动信号；以及一控制单元，用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于一数据线的复数个子画素，于同一图框时，以不同充电时间充电。在此配合下列图示、实施例的详细说明及权利要求书，将上述及本发明的其它目的与优点详述于后。
图1为公知技术中具有一直线型三闸极画素结构的一液晶显示装置的示意图。图2为图1的液晶显示器于相邻图框时，驱动一数据线的子画素的示意图。图3A及图IBB分别为公知技术用两倍闸极脉冲及重迭闸极脉冲来驱动子画素的示意图。图4为本发明实施例一驱动模块的示意图。
图5A至图5C为图4的驱动模块于显示不同图框时以不同顺序充电的示意图< 图6为本发明于同一图框时以不同充电时间充电的示意图。 图7为本发明用于具有一曲折型三闸极画素结构的一液晶显示装置的示意图, 图8为本发明实施例一驱动流程的示意图。 图9为本发明实施例一驱动流程的示意图。 其中，附图标记说明如下
100源极驱动电路 104时序控制器
10液晶显示装置 102闸极驱动电路 106液晶显示面板 40驱动模块
402扫描线信号处理单元 80、90流程 Hsync同步信号 Ena输出致能信号 Sl Sm资料线 Mat_S、Mat_Z画素矩阵 G绿色子画素 Hsync_Cl>Hsync_C2>Hsync_Dl> Fl Hsync_D2水平同步信号周期 Ratio_l、Ratio_2、Ratio_3 比仿ij
400数据线信号处理单元 404控制单元 800 806、900 906 步骤 Sig_Sl Sig_Sm数据驱动信号 Sig_Gl Sig_Gn闸极驱动信号 Gl Gn扫描线 R红色子画素 B蓝色子画素 F6图框
具体实施例方式请参考图4，图4为本发明实施例一驱动模块40的示意图。为清楚说明本发明的精神，与图1作用及结构相同的组件，其图标及符号与皆沿用图1的图标及符号，以求简洁。 驱动模块40用来透过数据线Sl Sm及扫描线Gl &ι驱动一画素矩阵Mat_S，以避免充电不均。驱动模块40包含有一数据线信号处理单元400、一扫描线信号处理单元402及一控制单元404。控制单元404用来产生水平同步信号Hsync及输出致能信号Ena，以控制数据线信号处理单元400及扫描线信号处理单元402，进而输出数据驱动信号Sig_Sl Sig_ Sm至数据线Sl Sm，及输出闸极驱动信号Sig_Gl Sig_&i至扫描线Gl &1。为了避免充电不均，控制单元404是控制数据线信号处理单元400及扫描线信号处理单元402，使对应于同一资料线的子画素，于显示不同图框(frame)时以不同顺序充电，或于同一图框时以不同充电时间充电。简单来说，本发明是调整数据驱动信号Data_l Data_p与门极驱动信号 Gate_l Gate_q，使共享同一数据线的子画素，于不同图框时以不同顺序充电，或于同一图框时以不同充电时间充电。举例来说，请参考图5A至图5C，图5A至图5C为驱动模块40于显示不同图框时以不同顺序充电的示意图。如图5A所示，驱动模块40于显示相邻两图框时，相对应数据驱动信号以相反顺序充电。详细来说，于图框Fl时，水平同步信号周期HsynC_Cl中的充电顺序为扫描线Gl — G2 — G3及子画素R — G — B，而于图框F2时，数据驱动信号Sig_Sl以与图框Fl相反顺序充电，即水平同步信号周期HsynC_Cl中的充电顺序为扫描线G3 — G2 — Gl 及子画素B — G — R，而于图框F3时，数据驱动信号Sig_Sl以与图框F2相反顺序充电，即水平同步信号周期Hsync_Cl中的充电顺序为扫描线Gl — G2 — G3及子画素R — G — B。 如此一来，红色子画素R及蓝色子画素B分别为充电较不足的子画素，可以避免因子画素充电不均导致亮暗线及颜色不均勻。相似地，如图5B所示，驱动模块40于显示相邻图框时，相对应数据驱动信号根据一顺序，依序将子画素以最先顺位充电。详细来说，于图框Fl时，数据驱动信号Sig_Sl 以红色子画素R为最先顺位充电，即水平同步信号周期HsynC_Cl中的充电顺序为扫描线 Gl — G2 — G3及子画素R —G —B，而于图框F2时，数据驱动信号Sig_Sl以绿色子画素G 为最先顺位充电，即水平同步信号周期HsynC_Cl中的充电顺序为扫描线G2 — G3 — Gl及子画素G — B — R，而于图框F3时，数据驱动信号Sig_Sl以蓝色子画素R为最先顺位充电， 即水平同步信号周期Hsync_Cl中的充电顺序为扫描线G3 — Gl — G2及子画素B — R — G。 换句话说，数据驱动信号Sig_Sl对子画素以子画素R — G — B的顺序为最先顺位充电的顺序。如此一来，红色子画素R、绿色子画素G及蓝色子画素B分别为充电较不足的子画素，可以避免因子画素充电不均导致亮暗线及颜色不均勻。值得注意的是，延续图5B的操作，如图5C所示，驱动模块40另可于相对应数据驱动信号根据该顺序，依序将子画素以最先顺位充电后，数据驱动信号根据与该顺序相反的顺序，依序将子画素以最先顺位充电。详细来说，图5C与图5B的操作不同的地方在于，数据驱动信号Sig_Sl对子画素以子画素R — G — B的顺序为最先顺位充电的顺序充电后，数据驱动信号Sig_Sl于图框F4 F6，对子画素改以子画素B — G — R的顺序为最先顺位充电的顺序，即数据驱动信号Sig_Sl对子画素以子画素R — G — B — B — G — R的顺序为最先顺位充电的顺序充电。如此一来，除了红色子画素R、绿色子画素G及蓝色子画素B分别为充电较不足的子画素，而且使充电较不足的状况于子画素中更佳平均，以避免因子画素充电不均导致亮暗线及颜色不均勻。另一方面，请参考图6，图6为驱动模块40于同一图框时以不同充电时间充电的示意图。如图6所示，驱动模块40于同一图框中，相对应数据驱动信号对最先顺位充电的子画素，以最长的充电时间充电。详细来说，公知技术子画素以一比例Ratio_l充电，而本发明实施例以比例Ratio_2、Ratio_3充电。公知技术以比例Ratio_l进行充电，即水平同步信号周期Hsync_Cl中各子画素R、G、B的充电时间相同，相较之下，本发明实施例可以比例 Ratio_2,Ratio_3进行充电，即水平同步信号周期Hsync_Cl中红色子画素R的充电时间大于子画素G或B的充电时间。其中，以比例Ratio_3进行充电时，绿色子画素G与蓝色子画素B的充电时间相同。如此一来，藉由增加红色子画素R与减少绿色子画素G与蓝色子画素B的充电时间，可改善原本红色子画素R充电较不足的问题，以避免因子画素充电不均导致亮暗线及颜色不均勻。值得注意的是，以上所述仅为本发明的实施例，本发明的主要精神在于使对应于同一资料线的子画素，于显示不同图框时以不同顺序充电，使各子画素分别为充电较不足的子画素，或于同一图框时以不同充电时间充电，使最先顺位充电的子画素，以最长的充电时间充电，以避免因子画素充电不均导致亮暗线及颜色不均勻。本领域普通技术人员当可依本发明的概念进行变化与修饰，而不限于此。举例来说，子画素的排列顺序不限于红色、绿色、蓝色子画素的排列，且本发明并不限于直线型三闸极画素结构，其它如曲折型 (zigzag)三闸极画素结构(如图7所示，画素矩阵Mat_Z中，数据线Sl Sm所对应的子画素交错分布于两行次画素上)，亦或双闸极架构亦可采用本发明的概念。然而，需注意的是，扫描线信号处理单元402如何输出闸极驱动信号Sig_Gl Sig_Gn，或是数据线信号处理单元400及控制单元404的实现方式等，皆不影响本发明的范围，只要能使对应于同一资料线的子画素，于显示不同图框时以不同顺序充电，或于同一图框时以不同充电时间充电， 以避免因子画素充电不均导致亮暗线及颜色不均勻即可。需注意的是，驱动模块40是用以说明本发明的运作情形，其实现方式不限于软件或硬件方式，本领域普通技术人员当可根据系统所需，做适当的修改，或透过调整传统驱动模块而实现驱动模块40。举例来说，若图1中源极驱动电路100与间极驱动电路102仅具有信号放大功能(亦即数据驱动信号Sig_Sl Sig_Sm与门极驱动信号Sig_Gl Sig_Gn 至扫描线Gl 是由时序控制器104所产生)，则可透过修改时序控制器104输出信号的顺序，达成驱动模块40的功能，抑或是不修改时序控制器104输出信号的顺序，但改变源极驱动电路100与闸极驱动电路102内部线路而达成。或者，若图1中源极驱动电路100与闸极驱动电路102同时具有信号放大与处理的功能(亦实时序控制器104仅输出显示数据及时序)，则可透过修改源极驱动电路100与闸极驱动电路102的信号处理逻辑，达成驱动模块40的功能。凡此种种皆是为了使共享同一资料线而设置于不同列上的画素以相异顺序充电，以消除亮暗线的现象。驱动模块40于显示不同图框时以不同顺序充电的运作可归纳为一驱动流程80， 如图8所示。驱动流程80包含以下步骤步骤800:开始。步骤802 提供数据驱动信号Sig_Sl Sig_Sm。步骤804 提供闸极驱动信号Sig_Gl Sig_Gn，并且依据数据驱动信号Sig_Sl Sig_Sm与闸极驱动信号Sig_Gl Sig_Gn控制对应于一资料线的子画素于显示不同图框时，以不同顺序充电。步骤806:结束。驱动模块40于同一图框时以不同充电时间充电的运作可归纳为一驱动流程90， 如图9所示。驱动流程90包含以下步骤步骤900:开始。步骤902 提供数据驱动信号Sig_Sl Sig_Sm。步骤904 提供闸极驱动信号Sig_Gl Sig_Gn，并且依据数据驱动信号Sig_S 1 Sig_Sm与闸极驱动信号Sig_Gl Sig_Gn控制对应于一数据线的复数个子画素，于同一图框时，以不同充电时间充电。步骤906:结束。针对三闸极架构的液晶显示面板，公知技术需采两倍闸极脉冲及重迭闸极脉冲驱动需增加脉冲以避免充电不均，如此增加耗电且相当不便。相较之下，本发明不需增加脉冲即可透过使对应于同一资料线的子画素，于显示不同图框时以不同顺序充电，使各子画素分别为充电较不足的子画素，或于同一图框时以不同充电时间充电，使最先顺位充电的子画素，以最长的充电时间充电，以避免因子画素充电不均导致亮暗线及颜色不均勻。
综上所述，本发明不需增加脉冲即可透过于显示不同图框时以不同顺序充电，或于同一图框时以不同充电时间充电，以避免因子画素充电不均导致亮暗线及颜色不均勻。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种驱动模块，用于一液晶显示装置中，其特征在于，该驱动模块包含有一数据线信号处理单元，用来产生复数个数据驱动信号；一扫描线信号处理单元，用来产生复数个间极驱动信号；以及一控制单元，用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于一资料线的复数个子画素于显示不同图框时，以不同顺序充电。
2.如权利要求1所述的驱动模块，其特征在于，该控制单元另用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于该资料线的该复数个子画素于显示相邻两图框时，相对应数据驱动信号以相反顺序充电。
3.如权利要求1所述的驱动模块，其特征在于，该控制单元另用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于该资料线的该复数个子画素于显示第一图框时，以第一子画素为最先顺位充电；以及使对应于该资料线的该复数个子画素于显示相邻第一图框的第二图框时，以第二子画素为最先顺位充电。
4.如权利要求3所述的驱动模块，其特征在于，该控制单元另用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于该资料线的该复数个子画素于显示相邻第二图框的第三图框时，以第三子画素为最先顺位充电。
5.一种驱动方法，用于一液晶显示装置中，其特征在于，该驱动方法包含步骤提供复数个数据驱动信号；以及提供复数个间极驱动信号，并且依据该复数个数据驱动信号与该复数个间极驱动信号控制对应于一数据线的复数个子画素于显示不同图框时，以不同顺序充电。
6.如权利要求5所述的驱动方法，其特征在于，另包含依据该复数个数据驱动信号与该复数个间极驱动信号控制对应于该数据线的该复数个子画素于显示相邻两图框时，以相反顺序充电。
7.如权利要求5所述的驱动方法，其特征在于，另包含依据该复数个数据驱动信号与该复数个间极驱动信号控制对应于该数据线的该复数个子画素于显示第一图框时，以第一子画素为最先顺位充电；以及使对应于该资料线的该复数个子画素于显示相邻第一图框的第二图框时，以第二子画素为最先顺位充电。
8.—种驱动模块，用于一液晶显示装置中，其特征在于，该驱动模块包含有一数据线信号处理单元，用来产生复数个数据驱动信号；一扫描线信号处理单元，用来产生复数个间极驱动信号；以及一控制单元，用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于一数据线与一水平同步信号周期的复数个子画素，于同一图框时，以不同充电时间充电。
9.如权利要求8所述的驱动模块，其特征在于，该控制单元另用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于该数据线与该水平同步信号周期的该复数个子画素中，于同一图框时，一最先顺位充电的子画素的充电时间最长。
10.如权利要求9所述的驱动模块，其特征在于，该控制单元另用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于该数据线与该水平同步信号周期的该复数个子画素中，于同一图框时，除该最先顺位充电的子画素外，其余该复数个子画素的充电时间相同。
全文摘要
本发明公开了一种驱动模块，用于一液晶显示装置中。该驱动模块包含有一数据线信号处理单元，用来产生复数个数据驱动信号；一扫描线信号处理单元，用来产生复数个闸极驱动信号；以及一控制单元，用来控制该数据线信号处理单元及该扫描线信号处理单元，使对应于一资料线的复数个子画素于显示不同图框时，以不同顺序充电。
文档编号G09G3/20GK102376281SQ20101026224
公开日2012年3月14日 申请日期2010年8月23日 优先权日2010年8月23日
发明者夏志朋, 张育宾, 游宗颖 申请人:联咏科技股份有限公司