显示器件以及包含显示器件的电子器件的制作方法

专利名称：显示器件以及包含显示器件的电子器件的制作方法
技术领域：
本发明涉及显示器件。此外，本发明涉及包含显示器件的电子器件。
背景技术：
近些年，以液晶显示器件或者包括电致发光元件的电致发光显示器件(以下，称为EL显示器件)为代表的平板显示器作为图像显示器件的主流正在大量生产。在有源矩阵液晶显示器件中或者在有源矩阵EL显示器件中，在像素部分内的每个像素都设置有晶体管。这些晶体管包括作为有源层的硅(Si)半导体层。相比之下，已经提出了其中晶体管在其有源层内包含氧化物的图像显示器件(例如，参见专利文献1)。[参考文献][专利文献1]日本公开专利申请No. 2006-165528

发明内容
—种用于评价晶体管的电特性的度量是截止电流。截止电流指的是当晶体管处于截止状态(处于非导电状态)时，在源极和漏极之间流过的电流。在η沟道晶体管中，截止电流指的是当施加于栅极和源极之间的电压等于或小于阈值电压(Vth)时，在源极和漏极之间流过的电流。专利文献1公开了当非晶氧化物半导体薄膜用作晶体管的沟道层时，截止电流能够小于10 μ A (=IX 10、)，优选地小于0. 1μ A (=1Χ10_7Α)。另外，根据专利文献1所述，通过使用非晶氧化物半导体薄膜，导通/截止比(on/off ratio)能够超过103。但是，在具有该水平的电特性的晶体管中，截止电流并不令人满意。换言之，为了满足进一步降低图像显示器件的功耗的要求，需要进一步降低截止电流。本发明的一种实施例的一个目的是提供具有降低的功耗的显示器件，该显示器件包括设置有具有包含氧化物半导体的晶体管的多个像素的像素部分。在本发明的一种实施例中，在显示器件的显示部分中的每个像素至少包括包含氧化物半导体的晶体管。包含氧化物半导体的晶体管具有稳定的电特性，例如很低的截止电流。为了形成具有很低的截止电流的晶体管，根据本发明的一种实施例，氧化物半导体(高纯度氧化物半导体)中的将成为载流子供应者的杂质的浓度降低到氧化物半导体能够被表示为本征的或实质上本征的程度。典型地，在本发明的一种实施例中，包含氧化物半导体的晶体管包括其氢浓度为5X 1019/cm3或更小的膜。本发明的一种实施例是显示器件，包括包括多个像素的像素部分，每个像素都包括第一晶体管、第二晶体管以及包括一对电极的发光元件。在显示器件中，第一晶体管的栅极与扫描线电连接，第一晶体管的源极和漏极之一与信号线电连接，以及第一晶体管的源极和漏极中的另一个与第二晶体管的栅极电连接；第二晶体管的源极和漏极之一与电源线电连接，以及第二晶体管的源极和漏极中的另一个与该对电极中的一个电极电连接；以及第一晶体管包括其氢浓度为5X 1019/cm3或更小的氧化物半导体层。此外，本发明的另一种实施例是显示器件，在该显示器件中，显示器件显示静止图像的时段包括停止对像素部分内的全部扫描线的信号输出的时段。本发明的一种实施例是显示器件，包括包括多个像素的像素部分，每个像素都包括第一晶体管、第二晶体管以及包括一对电极的发光元件；用于驱动像素部分的驱动电路部分；用于生成对驱动电路部分进行驱动的控制信号以及供应给像素的图像信号的信号发生电路；用于存储各个帧周期的图像信号的存储电路；用于检测在存储于存储电路内的各个帧周期的图像信号当中的连续帧周期的图像信号之间的差异的比较电路；用于在比较电路检测到差异时选择并输出连续帧周期的图像信号的选择电路；以及用于在比较电路检测到差异时将控制信号和由选择电路输出的图像信号供应给驱动电路部分，并且在比较电路没检测到差异时停止给驱动电路部分供应控制信号的显示控制电路。在显示器件中，第一晶体管的栅极与扫描线电连接，第一晶体管的源极和漏极之一与信号线电连接，以及第一晶体管的源极和漏极中的另一个与第二晶体管的栅极电连接，第二晶体管的源极和漏极之一与电源线电连接，以及第二晶体管的源极和漏极中的另一个与该对电极中的一个电极电连接；以及第一晶体管包括其氢浓度为5X 1019/cm3或更小的氧化物半导体层。此外，本发明的另一种实施例是其中控制信号是高电源电位、低电源电位、时钟信号、启动脉冲信号或复位信号的显示器件。此外，本发明的另一种实施例是其中像素还包括发光层的显示器件。此外，本发明的另一种实施例是其中氧化物半导体层的载流子浓度小于IXlO14/cm3的显示器件。此外，本发明的另一种实施例是其中氧化物半导体层的带隙为2eV或更大的显示器件。此外，本发明的另一种实施例是其中第二晶体管包含其氢浓度为5X1019/cm3或更小的氧化物半导体层的显示器件。此外，本发明的另一种实施例是其中第二晶体管包含多晶硅层的显示器件。此外，本发明的另一种实施例是包括任意上述显示器件的电子器件。注意，由于晶体管的结构，因而要使晶体管的源极和漏极相互区分开是困难的。此外，电位电平可以根据电路的操作而互换。因此，在本说明书中，源极和漏极没有被特别地指定，并且还被称为第一电极(或第一端子)和第二电极(或第二端子)。例如，在第一电极是源极的情况下，第二电极指的是漏极，然而在第一电极是漏极的情况下，第二电极指的是源极。注意，在本说明书中，开口率指的是透光面积对单位面积之比；开口率随着由不透射光的构件所占有的区域的面积增加而降低，并且开口率随着由透射光的构件所占有的区域的面积增加而提高。在显示器件中，开口率随着由与像素电极交叠的布线和电容器线占用的面积的减少以及晶体管尺寸的减小而提高。特别地，在每个像素都包括发光元件的自发光的显示器件中，开口率指的是能够由面向显示器件的显示的观察者观察到的在像素区域内的发光元件的发光面积的比例。在本说明书中，短语“A与B连接”指的是A和B电连接的情形(S卩，A和B在别的元件或电路插入它们之间的情况下连接)，A与B在功能上连接的情形(即，A和B在别的电路插入它们之间的情况下于功能上连接)，或者A和B直接连接的情形(即，A和B在没有别的元件或电路插入它们之间的情况下连接)。此外，在本说明书中，诸如第一、第二、第三和第N (N是自然数)之类的序数词是为了避免混淆构件而使用的，这些词并没有通过数字来限制构件。例如，在本说明书中被称为“第一晶体管”的晶体管可以替换地称为“第二晶体管”，只要它不与别的构件混淆即可。根据本发明的一种实施例，通过将包含高纯度的氧化物半导体的晶体管用于显示器件的像素部分中，截止电流能够降低至IXlO-13A或更低。因而，数据能够长时间保持，并且能够抑制用于显示静止图像等的功耗。此外，待显示的图像被确定是静止图像还是运动图像，在显示静止图像的时段内，停止驱动电路部分的操作，由此能够进一步降低显示器件的功耗。


图1示出了显示器件的结构示例。图2是示出像素的结构示例的等效电路图。图3是示出晶体管的示例的截面图。图4示出了像素的写入时段与保持时段之间的关系。图5A到5C是各自示出像素的结构示例的截面图。图6A和6B是示出发光显示面板的示例的平面图和截面图。图7是示出显示器件的框图的示例。图8A到8C示出了驱动电路的示例。图9是驱动电路的时序图。图IOA到IOC示出了驱动电路的示例。图IlA到IlD示出了提供和停止用于驱动电路的信号的处理的示例。图12A和12B是示出发光显示面板的示例的平面图和截面图。图13A和13B是示出晶体管的示例的平面图和截面图。图14A到14E是示出用于制造晶体管的方法的示例的截面图。图15A到15E是示出用于制造晶体管的方法的示例的截面图。图16A到16D是示出用于制造晶体管的方法的示例的截面图。图17A到17D是示出用于制造晶体管的方法的示例的截面图。图18是示出像素的结构示例的截面图。图19A到19C各自示出了电子器件。图20A到20D各自示出了电子器件。图21示出了在包含氧化物半导体的MOS晶体管的源极和漏极之间的能带结构。图22示出了其中正电压施加到图19中的漏极一侧的状态。图23A和2 是包含氧化物半导体的MOS晶体管的MOS结构的能带图，分别示出了栅极电压为正的情形和栅极电压为负的情形。图M示出了在硅MOS晶体管的源极和漏极之间的能带结构。图25是示出所形成的晶体管的初始特性的曲线图。图26A和26B是所形成的晶体管的俯视图。
图27A和27B是示出所形成的晶体管的电特性的曲线图。图28示出了供应和停止到驱动电路的信号的处理的示例。
具体实施例方式将参照附图详细地描述本发明的实施例。注意，本发明并不限于下面的描述，并且本领域技术人员应当容易意识到，在不脱离本发明的精神和范围的情况下能够以各种方式来修改模式和细节。因此，本发明不应当被看作仅限于对实施例的描述。注意，在下面将要描述的本发明的实施例中，在不同的附图中相同的附图标记被用来表示相同的构件。注意，除非另有说明，下面描述的每个实施例都能够通过与本说明书所给出的其他实施例中的任意实施例结合来实现。(实施例1)在本实施例中，将描述作为本发明的一种实施例的显示器件的示例。特别地，在显示器件的像素部分中的像素的结构示例将参照图1、图2、图3、图4、图5A到5C及图6A和6B来描述。图1示出了作为本发明的一种实施例的显示器件的结构示例。如图1所示，在显示器件中，其中多个像素201按矩阵排布的像素部分202被设置于基板200之上。另外，显示器件包括作为用于驱动该多个像素201的电路的扫描线驱动电路203和信号线驱动电路204。根据通过与扫描线驱动电路203电连接的第一布线121 (扫描线)供应的扫描信号来为每个行确定像素201是处于选取状态还是处于非选取状态。视频电压(也称为图像信号、视频信号或视频数据)通过与信号线驱动电路204电连接的第二布线122 (信号线)来供应给由扫描信号选取的像素201。像素201包括包含一对电极的发光元件，用于供应电位的电源线123电连接到该对电极中的一个电极。 注意，虽然图1示出了扫描线驱动电路203和信号线驱动电路204设置于基板200之上的结构，但是本发明并不仅限于这种结构。可以仅将扫描线驱动电路203和信号线驱动电路204之一设置于基板200之上。作为选择，可以仅将像素部分202设置于基板200之上。此外，虽然图1示出了多个像素201按矩阵排布(条状布局)的示例，但是本发明并不仅限于这种结构。对于像素201的布局，可以采用三角布局(delta arrangement)或拜耳布局(Bayer arrangement)来代替条状布局。作为像素部分202中的显示方法，能够采用逐行扫描法、隔行扫描法等。在彩色显示时于像素内所控制的颜色分量并不限于R、G和B (R、G和B分别代表红色、绿色和蓝色)这三种颜色；例如，能够采用R、G、B和W (W代表白色)，或者R、G、B以及黄色、青色、品红色等中的一种或多种。此外，显示区域的尺寸在颜色分量点之间可以是不同的。注意，本发明并不仅限于应用到用于彩色显示的显示装置，而是还能够应用到用于单色显示的显示器件。此外，虽然图1示出了第一布线121的数量与第二布线122的数量之比为1比1的结构，其中第一布线121与第二布线122分别沿着像素的行方向和列方向延伸，但是本发明并不限于这种结构。例如，相邻的像素201可以共用第一布线121或第二布线122，并被驱动。
图2是示出图1中的像素201的结构示例的等效电路图。注意，本发明并不仅限于图2中的像素结构。像素6400包括第一晶体管(以下，也称为开关晶体管)6401、第二晶体管(以下，也称为驱动晶体管)6402及发光元件6404。第一晶体管6401的栅极与扫描线6406电连接，第一晶体管6401的第一电极(源极电极和漏极电极之一)与信号线6405电连接，第一晶体管6401的第二电极(源极电极和漏极电极中的另一个)与第二晶体管6402的栅极电连接。第二晶体管6402的第一电极(源极电极和漏极电极之一)与电源线6407电连接，第二晶体管6402的第二电极(源极电极和漏极电极中的另一个)与发光元件6404的第一电极(像素电极)电连接。注意，发光元件6404的第二电极对应于公共电极6408。虽然图2示出了电容器6410设置于第二晶体管6402的栅极与电源线6407之间的结构，但是本发明并不仅限于这种结构。例如，电容器可以设置于第二晶体管6402的栅极与第二晶体管6402的第二电极之间。公共电极6408与公共电位线电连接以便被供应有低电源电位。另外，电源线6407设置为被供应有高电源电位。注意，低电源电位是比供应给电源线6407的高电源电位低的电位。低电源电位的特定示例是GND和0V。注意，高电源电位和低电源电位的电位需要设置使得它们之间的电位差可以至少等于或大于发光元件6404的正向阈值电压。在本实施例中，包含氧化物半导体层的晶体管用作第一晶体管6401。在这种情况下，第一晶体管6401是η沟道晶体管。第二晶体管6402可以是η沟道晶体管或ρ沟道晶体管。此外，第二晶体管6402可以包含氧化物半导体层或硅层作为有源层。当硅层用作有源层时，可以使用非晶硅层，但是优选使用多晶硅层。在本实施例中，第二晶体管6402是η沟道晶体管并且包含氧化物半导体层作为有源层。图3是像素6400中的第一晶体管6401的截面图的示例。图3所示的晶体管106对应于第一晶体管6401并且具有底栅结构。晶体管106也称为反交错型晶体管，因为用作栅极电极的第一布线101设置于用作沟道区的氧化物半导体层103之下，且第一电极(源极电极和漏极电极之一)102Α和第二电极(源极电极和漏极电极中的另一个)102Β设置于氧化物半导体层103的与第一布线101相反的一侧。第一布线101设置于基板111之上，基膜112插入于它们之间。第一布线101用作晶体管106的栅极。另外，第一布线101可以是与扫描线驱动电路电连接的扫描线本身或者可以是与扫描线电连接的布线。栅极绝缘膜113设置成覆盖第一布线101。氧化物半导体层103设置于栅极绝缘膜113之上。第一电极102Α和第二电极102Β设置于氧化物半导体层103之上。第一电极102Α和第二电极102Β与氧化物半导体层103电连接，并且它们之一用作源极电极，它们中的另一个用作漏极电极。注意，第一电极102Α可以是与信号线驱动电路电连接的信号线本身或者可以是与信号线电连接的布线。用作钝化膜的氧化物绝缘层114设置于氧化物半导体层103、第一电极102Α和第二电极102Β之上。开口形成于氧化物绝缘层114内。通过开口，第四布线105与第二电极102Β电连接。注意，第四布线105与第二晶体管的栅极电连接。接下来将描述氧化物半导体层103。氧化物半导体层103在本实施例中是其中对包含氧化物半导体的晶体管的电特性产生不利影响的杂质被降低至很低的水平的氧化物半导体层，也就是说，氧化物半导体层103是高纯度氧化物半导体。作为对电特性产生不利影响的杂质的典型示例，给出了氢。氢是在氧化物半导体中可以作为电子的供应者(施主)的杂质。包含大量氢的氧化物半导体可以变成η型氧化物半导体。因而，包括包含大量氢的氧化物半导体的晶体管可以是常开型晶体管，晶体管的开/关比不能足够高。在本说明书中，“高纯度氧化物半导体”是其中尽可能多地减少氢并且其是本征的或实质上本征的氧化物半导体。高纯度氧化物半导体的一个示例是其氢浓度最多为5X1019/cm3或更小，优选地为5X1018/cm3或更小，更优选地为5X IO1Vcm3或更小，或者小于1 X IO1Vcm3的氧化物半导体。晶体管通过将其载流子浓度为小于IX IO1Vcm3，优选地小于lX1012/cm3，更优选地小于IXlO1Vcm3或者小于6. OX 101°/cm3的氧化物半导体膜用于沟道形成区来形成。注意，氧化物半导体层中的氢浓度可以通过二次离子质谱法(SIMS)来测量。此外，优选的是氧化物半导体层103的能隙为2eV或更大，优选地为2. 5eV或更大，更优选地为3eV或更大。通过显著地去除包含于以上所描述的氧化物半导体层内的氢而获得的高纯度的氧化物半导体层被用于晶体管的沟道形成区，由此能够提供具有极小的截止电流值的晶体管。例如，即使在包含高纯度氧化物半导体层的晶体管具有3μπι的沟道长度以及IOmm的沟道宽度时，晶体管按以下方式来操作当漏极电压为IV或IOV并且栅极电压在-5疒-20V的范围时，漏极电流为IX KT13A或更小(也就是说，晶体管处于截止状态)。然后，包含高纯度氧化物半导体层的晶体管的特性参照图21、图22、图23Α和23Β、图M、图25、图26Α和26Β及图27Α和27Β来描述。注意，下面的描述为了便于理解而基于理想情况，并不完全反映实际情况。注意，下面的描述只是一种考虑并且与本发明的有效性无关。图21示出了包含高纯度氧化物半导体层的晶体管的源-漏能带结构。高度纯化的氧化物半导体的费米能级在理想状态下位于禁带的中间。在具有降低的氢浓度的氧化物半导体中，少数载流子(在本例中为空穴)的数量为零或极接近于零。在这种情况下，为了在金属-氧化物半导体接合界面处获得平带结构，给出了以下条件Φηι = X-VtIn (Nd/Nc)其中Φω是逸出功，χ是氧化物半导体的电子亲和势，Nd是在热平衡下的氧化物半导体的载流子密度(电子密度)，Nc是在导带中的氧化物半导体的有效态密度。在此，Vt被表示为Vt=kbT/q，其中kb是波尔兹曼常数，T是温度，q是元电荷。当公式(K = X-Vtln(Nd/N。)的右侧大于左侧时，欧姆接触被提供。在此，在接合界面上，如果满足公式Φω = χ，则电极的金属的费米能级与氧化物半导体的导带的能级相同。在假定氧化物半导体的带隙为3. 05eV，氧化物半导体的电子亲和势为4. :3eV，氧化物半导体处于本征状态(载流子密度为大约lX10_7cm3)，并且其逸出功为4. 3eV的钛(Ti)被用作源极电极和漏极电极时，不形成如图21所示的阻挡电子的势垒。图22示出了正电压被施加于包含氧化物半导体的晶体管中的漏极一侧的状态。由于氧化物半导体的带隙是宽的，因而本征的或实质上本征的高度纯化的氧化物半导体的本征载流子密度为零或极接近于零。但是，应当理解，当正电压被施加于栅极并且电压被施加于源极和漏极之间时，载流子(电子)由源极侧注入并且流入漏极侧。图23A是包含氧化物半导体的MOS晶体管的能带图，其中正的栅极电压被施加于该MOS晶体管上。在附图中，GE代表栅极电极，GI代表栅极绝缘膜，OS代表氧化物半导体。在这种情况下，几乎没有热激发的载流子存在于高度纯化的氧化物半导体内。因而，同样没有载流子存储于栅极绝缘膜的附近。但是，从源极侧注入的载流子能够如同图22所示出的那样来传输。图2 是包含氧化物半导体的MOS晶体管的能带图，其中负栅极电压被施加于该MOS晶体管上。在氧化物半导体内的少数载流子(空穴)的数量基本上为零；因而，在源极和漏极之间的电流值极接近于零。图M是包含硅半导体的晶体管的能带图。硅半导体的本征载流子密度是1.45X IO1Vcm3 (300K)，并且即使在室温下也存在载流子。这意味着即使在室温下也存在着热激发的载流子。在实际应用中，使用添加了杂质元素例如磷或硼的硅晶圆；因此，硅半导体实际上具有IX IO1Vcm3或更多的载流子，这有助于源极和漏极之间的导电。此外，由于硅半导体的带隙为1. 1&V，因而包含硅半导体的晶体管的截止电流很大程度上随温度而变化。如上所述，不仅通过将具有宽带隙的氧化物半导体简单地应用于晶体管，而且通过将形成施主的杂质例如氢降低到很低的水平使得载流子密度小于ι χ IO1Vcm3,优选地小于1 X IO1Vcm3,更优选地小于1 X IO1Vcm3或者小于6. 0 X IO1Vcm3,能够消除在实际操作温度下热激发的载流子，使得晶体管可以只通过从源极侧注入的载流子来操作。这使得可以将截止电流降低到IX KT13A或更小，以及可以获得其截止电流几乎没有由于温度变化而改变并且其能够极稳定地操作的晶体管。接下来将描述使用测试元件组(也称为TEG)的截止电流的测量值。各自具有L/W=3ym/50ym的两百个晶体管并联连接；图25示出了具有L/W=3ym/10000ym的晶体管的初始特性。在此，Vg为-20V至+5V的范围。在图^A中示出了俯视图，在图26B中示出了它的局部放大俯视图。在图^B中由虚线围住的区域是一个级的具有L/W=3ym/50ym和Lov=L 5 μ m的晶体管。为了测量晶体管的初始特性，在以下条件下测量源-漏电流(以下称为漏极电流或Id)的特性的变化(即Vg-Id特性):基板温度设定为室温，在源极和漏极之间的电压(以下称为漏极电压或Vd)设定为10V，在源极和栅极之间的电压(以下称为栅极电压或Vg)从-20V变至+20V。如图25所示，具有IOOOOym的沟道宽度W的晶体管在Vd为IV和IOV时具有IXlO-13A或更小的截止电流，该截止电流小于或等于测量系统(半导体参数分析器，由Agilent Technologies 公司制造的 Agilent 4156C)的分辨率(100fA)。接下来描述制造用来测量的晶体管的方法。首先，氮化硅层通过CVD法形成为在玻璃基板之上的基层，氧氮化硅层形成于氮化硅层之上。钨层通过溅射法形成为在氧氮化硅层之上的栅极电极。在此，钨层被选择性地蚀刻成栅极电极。然后，具有IOOnm厚度的氧氮化硅层通过CVD法形成为在栅极电极之上的栅极绝缘层。
然后，具有50nm厚度的氧化物半导体层通过溅射法使用h-Ga-Si-O类金属氧化物靶子(摩尔比为^i2O3: Ga2O3: ZnO=I :1:2)形成于栅极绝缘层之上。然后，氧化物半导体层被选择性地蚀刻成岛状氧化物半导体层。然后，在洁净炉内于氮气氛中对氧化物半导体层执行1小时的450°C的第一热处理。然后，钛层(具有150nm的厚度)通过溅射法形成为在氧化物半导体层之上的源极电极和漏极电极。在此，源极电极和漏极电极被选择性地蚀刻使得各自具有3 μ m的沟道长度L以及50 μ m的沟道宽度W的200个晶体管并联地连接以获得具有L/W=3 μ m/10000 μ m
的晶体管。然后，具有300nm厚度的氧化硅层通过反应溅射法形成为与氧化物半导体层接触的保护绝缘层。在此，作为保护绝缘层的氧化硅层被选择性地蚀刻以形成在栅极电极、源极电极和漏极电极之上的开口。之后，第二热处理在氮气氛中于250°C下执行1小时。然后，在测量Vg-Id特性之前于150°C下执行10小时的热处理。通过上述处理，形成了底栅晶体管。如图25所示晶体管的截止电流为大约1 X IO-13A的原因是氧化物半导体层的氢浓度在上述制造处理中得以充分地降低。在氧化物半导体层中的氢浓度是5X IO19原子/cm3或更小，优选地为5 X IOw原子/cm3或更小，更优选地为5 X IO17原子/cm3或更小或者小于IX IO16原子/cm3。注意，在氧化物半导体层中的氢浓度通过二次离子质谱法(SIMS)来测量。虽然已经描述了使用h-Ga-Si-O类氧化物半导体的示例，但是本实施例并不特别地限定于此。别的氧化物半导体材料也能够使用，例如，h-Sn-ai-Ο类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、In-Sn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Si-O类氧化物半导体、h-Ο类氧化物半导体、Sn-O类氧化物半导体或Si-O类氧化物半导体。此外，作为氧化物半导体材料，能够使用其中添加了 2. 5wt°ri0wt%的AlOx的h-Al-ai-Ο类氧化物半导体或者其中添加了 2. 5wt°ri0wt%的SiOx的In-Si-O类氧化物半导体。由载流子测量系统测得的氧化物半导体层的载流子浓度小于1 XlO1Vcm3,优选地小于lX1012/cm3，更优选地小于IX IO1Vcm3或者小于6. O X IOuVcm3。换言之，氧化物半导体层的载流子浓度能够极接近于零。注意，为了测量载流子浓度，例如，可以形成MOS电容器并且可以评估其CV测量结果(CV特性)。晶体管的沟道长度L能够是lOnnTlOOOnm (包括端值)。在这种情况下，电路操作速度能够得以提高。另外，功耗能够得以降低，因为截止电流是极小的。注意，在电路设计中，当晶体管处于截止状态时，能够将氧化物半导体层看作是绝缘体。然后，评估本实施例中所形成的晶体管的截止电流的温度特性。考虑到包括晶体管的最终产品的环境耐受性、性能维护等，温度特性是重要的。应当理解，较小的变化量是较优选的，并且将会允许更灵活的产品设计。对于温度特性，Vg-Id特性使用恒温室在以下条件下获得设置有晶体管的基板被保持于各自的恒定温度-30°C、0°C、25°C、40V ,60V,80VAOOVM 120V ；漏极电压设定
12为6V ；栅极电压由-20V变至+20V。图27A示出了在上述温度下测得的并且被插入图形中的Vg-Id特性，图27B示出了由图27A中的虚线围住的截止电流的范围的放大图。由图中的箭头所示的最右侧的曲线是在-30°C下获得的曲线；最左侧的曲线是在120°C下获得的曲线；在其他温度下获得的曲线位于它们之间。导通电流的温度依赖性会几乎观察不到。另一方面，如图27B的放大图所示，除了当栅极电压为大约-20V时之外，截止电流在所有温度下都是IX 10_12A或更小，其在测量系统的分辨率附近，并且没有观察到截止电流的温度依赖性。换言之，即使在120°C的高温下，截止电流保持于1 X IO-12A或更小，并且由于沟道宽度W是10000 μ m,因而截止电流是1 X KT16A/ μ m,这是极小的。包含纯化的氧化物半导体(纯化的OS)的晶体管几乎没有显示出截止电流的温度依赖性。可以说，氧化物半导体在纯化后没有显示出温度依赖性，因为导电类型变得极接近于本征类型并且费米能级位于禁带的中间，如图21的能带图所示。这也源自以下事实氧化物半导体具有3eV或更大的能隙并且包括很少的热激发载流子。另外，源极区和漏极区处于简并态，这也是没有显示出温度依赖性的因素。晶体管主要以由简并的源极区注入氧化物半导体的载流子来操作，上述特性(截止电流对温度的独立性)能够通过载流子密度对温度的独立性来解释。如上所述，即使在具有1 X IO4 μ m的沟道宽度W以及3 μ m的沟道长度的晶体管中，也能够获得优良的电特性，KT13A或更小的截止电流以及0. lV/dec的亚阈值摆幅(S值)(栅极绝缘膜的厚度是lOOnm)。通过高度纯化氧化物半导体使得氧化物半导体中的杂质量可以尽可能地少，从而能够实现晶体管的有利操作。上述包含氧化物半导体层的晶体管能够具有每1 μ m的沟道宽度IOaA/ μ m (1 X KT17A/ μ m)或更小的，或者甚至IaA/ μ m (1 X 10_18A/μπι)或更小的截止电流。当具有极小的截止电流的值(截止电流值)的晶体管用作第一晶体管6401时，诸如图像信号之类的电信号能够得以较长时间地保持。例如，写入间隔能够是10秒或更长，优选地为30秒或更长，更优选地为1分钟或更长，并且小于10分钟。写入间隔的增大导致功耗进一步降低。另一方面，设计等在估计包含低温多晶硅的晶体管的截止电流的大小为例如大约IXlO-12A时进行。因而，当存储电容基本上相同(大约0. IpF)时，包含氧化物半导体的晶体管的电压保持时段能够是包含低温多晶硅的晶体管的电压保持时段的大约IO5倍长。此外，包含非晶硅的晶体管具有每ι μ m的沟道宽度1 X IO-13A/ μ m或更大的截止电流。因而当存储电容基本上相同(大约0. IpF)时，包含高纯度氧化物半导体的晶体管的电压保持时段能够是包含非晶硅的晶体管的电压保持时段的大约IO4倍长。例如，在包括包含低温多晶硅的晶体管的像素中以60帧/秒(16毫秒/帧)来执行显示。对于静止图像显示的情形可以说同样如此，因为速率的降低(写入间隔的增力卩)将导致像素电压降低以及显示缺陷。相比之下，在使用包含上述氧化物半导体层的晶体管的情形中，由于截止电流是小的，因而一个信号写入的保持时段能够是大约1600秒，也就是，包含低温多晶硅的晶体管的保持时段的IO5倍长。因而，即使用少量的图像信号写入，静止图像也能够显示于显示部分上。因为能够延长保持时段，所以能够降低信号写入的频率，特别是在显示静止图像时更是如此。例如，当使用包含氧化物半导体层的晶体管时，在一个静止图像显示时段(大约1600秒)内对像素的写入次数能够是1，然而当使用包含低温多晶硅的晶体管时，次数需要为大约105。因而，能够实现显示器件的功耗的降低。图4示出了在显示部分的写入时段与保持时段(也称为一个帧周期)之间的关系。在图4中，时段251和252每个都是保持时段，时段261和262每个都是显示部分的写入时段。当使用上述包含高纯度氧化物半导体层的晶体管时，能够将保持时段设置为更长。因此，能够显著地降低写入像素的频率，尤其是在显示静止图像时更是如此。因此，在涉及更少频率显示变化的显示静止图像等的情形中，能够降低功耗。在显示静止图像时，能够根据施加于驱动晶体管的栅极的电压的保持率在保持时段内适当地执行刷新操作。例如，刷新操作能够在驱动晶体管的栅极的电压相对于紧接在写入驱动晶体管的栅极的信号之后的电压的值(初始值)达到预定的水平时执行。相对于初始值的预定水平优选设定为没有感受到闪变的电压。特别地，在图片为待显示的对象的情形中，刷新操作(重写)优选在每次电压达到比初始值低1. 0%，优选地低0. 3%的值时进行。在字符为待显示对象的情形中，刷新操作(重写)优选在每次电压达到比初始值低10%，优选地低3%的值时进行。作为发光元件6404的驱动方法的示例，将描述执行模拟灰度驱动的方法。比作为发光元件6404的正向电压与第二晶体管6402的Vth之和的电压高的或与其相等的电压被施加于第二晶体管6402的栅极。在此，发光元件6404的正向电压表示在其下获得所期望的亮度的电压，并且至少包括正向阈值电压。例如，通过输入使第二晶体管6402能够在饱和区内操作的视频信号(图像信号)，能够将电流供应给发光元件6404。注意，为了使第二晶体管6402在饱和区内操作，电源线6407的电位设定为高于第二晶体管6402的栅极电位。当使用模拟视频信号时，可以根据视频信号将电流馈入发光元件6404并且执行模拟灰度驱动。此外，电压输入电压驱动方法使得使用多个像素的面积灰度显示，通过具有不同发光颜色(例如，R、G及B)的多个像素的结合(例如，R+G、G+B、R+B及R+G+B)而来的彩色显示等成为可能。在电压输入电压驱动方法的情形中，使第二晶体管6402完全导通或截止的信号被输入第二晶体管6402的栅极。也就是说，第二晶体管6402在线性区内操作。注意，为了使第二晶体管6402在线性区内操作，电源线6407的电压被设定为低于第二晶体管6402的栅极电位。特别地，可以将用于供应等于或高于电源线的电位与第二晶体管6402的阈值电压之和的电位的电压信号供应给信号线6405。注意，在发光元件6404通过模拟灰度驱动方法或电压输入电压驱动方法来驱动的情形中，第二晶体管6402的栅极电位也能够长时间地保持，因为开关晶体管6401的截止电流被抑制为例如IX KT16A/μ m或更小。因此，即使通过较低频率的图像信号写入，也能够在显示部分上执行静止图像显示。信号写入的频率能够降低，这导致功耗降低。像素结构并不仅限于图2所示的结构。例如，可以将开关、电阻器、电容器、晶体管、逻辑电路等添加到图2所示的像素中。作为发光元件的示例，给出了利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来划分。一般地，前者称为有机EL元件，后者称为无机EL元件。有机EL元件包括一对电极(阳极和阴极)以及插入它们之间的包含有机化合物的层。当阳极的电位高于阴极的电位时，空穴和电子分别由阳极和阴极注入包含有机化合物的层内。当电子和空穴(载流子)在包含有机化合物的层内重新组合时，会发射光。无机EL元件根据它们的元件结构划分成分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有其中发光材料的颗粒分散于粘合剂内的发光层，其发光机制是利用施主能级和受主能级的施主-受主重新组合型发光。薄膜无机EL元件具有其中发光层被夹在电介质层之间的结构，该电介质层进一步夹在电极之间，其发光机制是利用金属离子的内壳层电子跃迁的局限型发光。注意，虽然在本实施例中将有机EL元件作为发光元件来给出，但是本发明并不仅限于这种结构。换言之，在本发明中能够将无机EL元件用作发光元件。然后，包括发光元件的显示器件的截面结构将参照图5A到5C来描述。注意，在图5A到5C中作为示例示出的驱动晶体管7001、7011和7021每个都可以是包含高纯度的氧化物半导体层的晶体管或者包含硅层的晶体管。在本实施例中，驱动晶体管7001、7011和7021包括作为有源层的高纯度的氧化物半导体层。在本实施例中作为示例给出的发光元件具有电致发光层(EL层)夹在一对电极(第一电极和第二电极)之间的结构。第一电极和第二电极之一用作阳极，另一个用作阴极。作为用于阳极的材料，优选地使用例如具有高逸出功(特别地，4. OeV或更高)的金属或者它们的合金、导电性化合物或混合物。特别地，能够给出氧化铟锡(ΙΤ0)、含有硅或氧化硅的氧化铟锡、氧化铟锌(ΙΖ0)、含有氧化钨及氧化锌的氧化铟(IWZO)等。此外，还能够给出金(Au)、钼(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、金属材料的氮化物(例如，氮化钛)等。作为用于阴极的材料，优选地使用例如具有低逸出功(特别地，3. SeV或更低)的金属或者它们的合金、导电性化合物或混合物。特别地，能够给出属于周期表的第1或2族的元素，也就是，碱金属(例如锂(Li)和铯(Cs))、碱土金属(例如，镁(Mg)、钙(Ca)和锶(Sr))等。此外，还能够使用包含碱金属或碱土金属的合金(例如，MgiVg或AlLi)。此外，还能够使用稀土金属(例如，铕(Eu)或镱( ))或者包含稀土金属的合金。在与第二电极接触的电子注入层被设置作为EL层的一部分的情况下，诸如Al、Ag或ITO之类的多种导电材料能够应用于第二电极，不管它们的逸出功的大小如何。该导电材料的膜能够通过溅射法、喷墨法、旋涂法等来形成。虽然EL层能够形成为具有单层结构，但是它一般形成为具有叠层结构。对EL层的叠层结构没有特别的限定。EL层可以通过含有具有高的电子传输性质的物质的层(电子传输层)、含有具有高的空穴传输性质的物质的层(空穴传输层)、含有具有高的电子注入性质的物质的层(电子注入层)、含有具有高的空穴注入性质的物质的层(空穴注入层)、含有双极性物质(具有高的电子传输性质和高的空穴传输性质的物质)的层、含有发光材料的层(发光层)等的任意适当结合而形成。例如，EL层能够通过空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等的适当结合来形成。作为选择，可以将由用作电荷发生层的中间层所分隔开的多个EL层设置于第一电极和第二电极之间。第一电极和第二电极中的至少一个使用透光性导电膜来形成，使得光得以从发光元件中引出。根据基于由形成于基板之上的发光元件发出的光所引出的方向的分类，发光元件有三种典型的结构光从基板的形成有发光元件的一侧引出的顶发光结构，光从基板的与发光元件相反的一侧引出的底发光结构，以及光从基板的形成有发光元件的一侧和相反侧这两侧射出的双发光结构。本发明能够应用于具有任何这些发光结构的发光元件。在EL层堆叠于第一电极之上的情况下，第一电极的外围部分覆盖有分隔部。分隔部可以使用例如聚酰亚胺、丙烯酸树脂、聚酰胺或环氧树脂的有机树脂膜；无机绝缘膜或者有机聚硅氧烷来形成。例如，分隔部优选地使用感光树脂材料来形成。如果使用感光树脂材料，则在分隔部内的开口的侧表面被形成为具有连续曲率的倾斜面并且能够省去形成抗蚀剂掩模的步骤。注意，彩色滤光器能够形成于基板与发光元件之间。彩色滤光器可以通过滴排法(例如，喷墨法)、印刷法、使用光刻技术的蚀刻法等来形成。此外，优选的是，外涂层形成于彩色滤光器之上并且另外形成保护绝缘层。外涂层的设置能够消除由彩色滤光器引起的不平。保护绝缘膜的设置能够防止杂质从彩色滤光器分散到发光元件。注意，在发光元件形成于在晶体管上所形成的保护绝缘层、外涂层和绝缘层之上的情况下，形成贯穿保护绝缘层、外涂层和绝缘层并且达到晶体管的源极电极或漏极电极的接触孔。特别地，接触孔优选形成在与上述分隔部交叠的位置，在这种情况下能够防止开口率降低。然后，将描述包括具有底发光结构的发光元件的像素的结构示例。图5A是设置于像素内的驱动晶体管7011和发光元件7012的截面图。在驱动晶体管7011中，绝缘层、氧化物半导体层、源极和漏极电极、栅极绝缘层及栅极电极设置于基板之上，并且设置了布线层以便与源极和漏极电极电连接。绝缘层7031形成为覆盖驱动晶体管7011，具有开口的彩色滤光器7033设置于绝缘层7031之上。透光性导电膜7017形成于外涂层7034和保护绝缘层7035之上，外涂层7034和保护绝缘层7035形成为覆盖彩色滤光器7033。注意，驱动晶体管7011的漏极电极与导电膜7017通过形成于外涂层7034、保护绝缘层7035及绝缘层7031内的开口彼此电连接。注意，发光元件7012的第一电极7013设置于导电膜7017上并与之接触。在发光元件7012中，EL层7014夹在第一电极7013与第二电极7015之间。作为透光性导电膜7017，能够使用下列材料的膜含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(以下称为ΙΤ0)、氧化铟锌、添加了氧化硅的氧化铟锡等。在此，将描述发光元件7012的第一电极7013用作阴极的情形。在第一电极7013用作阴极的情况下，第一电极7013优选使用具有低逸出功的金属来形成。在图5A中，第一电极7013的厚度被设定成使得光能够得以透射(优选地，大约5rniT30nm)。例如，将具有20nm厚度的铝膜或Mg-Ag合金膜用作第一电极7013。注意，透光性导电膜和铝膜可以被堆叠并且然后被选择性地蚀刻以形成透光性导电膜7017和第一电极7013 ；在这种情况下，透光性导电膜7017和第一电极7013能够使用相同的掩模来蚀刻，这是优选的。对于形成于EL层7014之上的第二电极7015而言，优选使用具有高逸出功的材料。此外，将阻挡膜7016 (例如，阻挡光的金属或者反射光的金属)设置于第二电极7015之上。在本实施例中，将ITO膜用作第二电极7015，将钛膜用作阻挡膜7016。彩色滤光器7033覆盖有外涂层7034，并且还覆盖有保护绝缘层7035。注意，虽然外涂层7034在图5A中具有小的厚度，但是外涂层7034具有使因彩色滤光器7033所致的粗糙度平坦化的功能。形成于外涂层7034和保护绝缘层7035内并且达到漏极电极7030的接触孔被定位为与分隔部7019交叠。在图5A所示的像素结构中，光从发光元件7012发射向第一电极7013—侧并且通过彩色滤光器7033到达外部，如箭头所示。注意，优选的是将透光性导电膜用作驱动晶体管7011的栅极电极、源极电极和漏极电极，将透光性的高纯度氧化物半导体层用于驱动晶体管7011的沟道形成区。在这种情况下，如图5A所示，由发光元件7012发出的光不仅通过彩色滤光器7033，而且通过驱动晶体管7011射向外部，这导致开口率提高。此外，通过将透光性的高纯度氧化物半导体层用于驱动晶体管7011的沟道形成区，驱动晶体管7011的截止电流能够是极小的；因此，用于形成存储电容器的电极的面积与常规情形相比能够得以降低。因此，能够进一步提高开口率。然后，将描述包括具有双发光结构的发光元件的像素的结构示例。图5B是设置于像素内的驱动晶体管7021和发光元件7022的截面图。在驱动晶体管7021中，绝缘层、氧化物半导体层、源极和漏极电极、栅极绝缘层及栅极电极设置于基板之上，布线层设置成电连接到源极和漏极电极。绝缘层7041形成为覆盖驱动晶体管7021，具有开口的彩色滤光器7043设置于绝缘层7041之上。透光性导电膜7027形成于外涂层7044和绝缘层7045之上，外涂层7044和绝缘层7045形成为覆盖彩色滤光器7043。注意，驱动晶体管7021的漏极电极与导电膜7027通过形成于外涂层7044、绝缘层7045及绝缘层7041内的开口相互电连接。注意，发光元件7022的第一电极7023设置于导电膜7027上并与其接触。在发光元件7022中，EL层70 夹在第一电极7023与第二电极7025之间。在此，将描述发光元件7022的第一电极7023用作阴极的情形。透光性导电膜7027可以按照与图5A所示的导电膜7017类似的方式来形成。第一电极7023可以按照与图5A所示的第一电极7013类似的方式来形成。EL层70M可以按照与图5A所示的EL层7014类似的方式来形成。因此，在此没有给出这些层的详细描述。形成于EL层70M之上的第二电极7025在此用作阳极，并且优选地使用具有高逸出功的材料来形成，例如，诸如ITO、IZO或ZnO之类的透明的导电材料。在本实施例中，将ITO用于第二电极7025。彩色滤光器7043、外涂层7044和保护绝缘层7045可以分别以与包含于图5A所示的像素内的彩色滤光器7033、外涂层7034及保护绝缘层7035类似的方式来形成。在图5B所示的元件结构中，光从发光元件7022射向第一电极7023侧和第二电极7025侧两者，如箭头所示。射向第一电极7023侧的光穿过彩色滤光器7043到达显示器件的外部。注意，图5B示出了其中驱动晶体管7021包括使用透光性导电膜形成的栅极电极、源极电极和漏极电极的示例。因而，由发光元件7022发出的一部分光穿过彩色滤光器7043和驱动晶体管7021到达外部。形成于外涂层7044和保护绝缘层7045内并且达到漏极电极7040的接触孔定位为与分隔部70 交叠。达到漏极电极的接触孔与分隔部70 彼此交叠，由此在第二电极7025侧的开口率能够与在第一电极7023侧的开口率近似相同。注意，由于从第二电极7025侧射出的光没有穿过彩色滤光器7043，因而当使用具有双发光结构的发光元件并且在两个显示表面上都执行全色显示时，设置有另外的彩色滤光器的密封基板优选设置于第二电极7025之上。然后，将描述包括具有顶发光结构的发光元件的像素的结构示例。图5C是设置于像素内的驱动晶体管7001和发光元件7002的截面图。在驱动晶体管7001中，绝缘层、氧化物半导体层、源极和漏极电极、栅极绝缘层及栅极电极设置于基板之上，布线层设置为电连接到源极和漏极电极。绝缘层7051形成为覆盖驱动晶体管7001，具有开口的绝缘层7053设置于绝缘层7051之上。第一电极7003形成于形成为覆盖绝缘层7053的绝缘层7055之上。注意，驱动晶体管7001的漏极电极与第一电极7003通过形成于绝缘层7055和绝缘层7051内的开口相互电连接。注意，对于绝缘层7053而言，能够使用树脂材料，例如，聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂或聚酰胺。作为此类树脂材料的替代，可以使用低介电常数的材料(低k材料)、基于硅氧烷的树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。注意，绝缘层7053可以通过堆叠由任意这些材料形成的多层绝缘膜来形成。用于形成绝缘层7053的方法不受特别限制。取决于材料，绝缘层7053能够通过诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法或滴排法(例如，喷墨法、丝网印刷或胶版印刷)之类的方法来形成，或者通过使用诸如刮刀、辊涂机、幕涂机、刮刀涂机等的工具(装置)来形成。例如，绝缘层7053的形成能够消除由驱动晶体管引起的不平。另外，形成于绝缘层7055和绝缘层7053内并且达到漏极电极7050的接触孔定位为与分隔部7009交叠。在发光元件7002中，EL层7004夹在第一电极7003与第二电极7005之间。将描述第一电极7003用作在图5C中作为示例示出的发光元件7002的阴极的情形。与图5A所示的第一电极7013的材料类似的材料可以用于第一电极7003。但是，优选的是，在具有图5C所示的顶发光结构的发光元件中，第一电极7003优选地具有高反射率而不是透光性质。使用具有高反射率的电极使得可以提高光引出效率。作为第一电极7003，优选地使用例如铝膜、含有铝作为主要组分的合金膜或者其中钛膜形成于铝膜之上的叠层。在图5C中，将其中钛膜、铝膜及钛膜按照该顺序堆叠的叠层膜用作第一电极7003。EL层7004可以按照与图5A所示的EL层7014的方式类似的方式形成。第二电极7005可以按照与图5B所示的第二电极7025的方式类似的方式形成。因此，在此没有给出详细的描述。在图5C所示的元件结构中，光从发光元件7002射向第二电极7005 —侧，如箭头所示。当以图5C的结构来执行全色显示时，例如，发光元件7002用作绿色发光元件，相邻发光元件之一用作红色发光元件，另一个用作蓝色发光元件。作为选择，能够全色显示的发光显示器件可以使用四种发光元件来制造，这四种发光元件包括白光发光元件以及所述三种发光元件。
在图5C的结构中，能够全色显示的发光显示器件可以按以下方式来制造所排布的多个发光元件全都是白光发光元件，将具有彩色滤光器等的密封基板设置于包括发光元件7002的发光元件之上。当展示出单一颜色(例如，白色)的材料被形成并且然后与彩色滤光器或颜色转换层结合时，能够实现全色显示。此外，若需要，可以设置诸如圆偏振片之类的光学膜。然后，作为显示器件的一种实施例的发光显示面板(也称为发光面板)的外观和截面图将参照图6A和6B来描述。图6A是面板的平面图，在该面板中，形成于第一基板之上的晶体管和发光元件以密封剂密封于第一基板与第二基板之间。图6B是沿着图6A的线H-I截取的截面图。密封剂4505设置成包围设置于第一基板4501之上的像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路450 和4504b。另外，第二基板4506设置于像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路450 和4504b之上。因此，像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路450 和4504b与填充剂4507由第一基板4501、密封剂4505及第二基板4506密封在一起。优选的是，面板因而以保护膜(例如，粘结膜或紫外光固化树脂膜)或者具有高气密性及少脱气性的覆盖材料来封装(密封)使得像素部分4502、信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b没有暴露于空气。形成于第一基板4501之上的像素部分4502、信号线驱动电路4503a和4503b以及扫描线驱动电路450 和4504b各自包括多个晶体管。包含于像素部分4502内的晶体管4510以及包含于信号线驱动电路4503a内的晶体管4509作为示例示出于图6B中。绝缘层4542到4545设置于晶体管4509和4510之上。另外，晶体管4510的源极电极或漏极电极4548通过形成于绝缘层4542到4545内的接触孔与发光元件4511的第一电极层4517电连接。在本实施例中，将包含高纯度氧化物半导体层的晶体管用作在信号线驱动电路4503a内的晶体管4509以及在像素部分4502内的晶体管4510。导电层4540设置于绝缘层4542的一部分之上，该部分与用于驱动电路的晶体管4509内的氧化物半导体层的沟道形成区交叠。导电层4540设置在与氧化物半导体层内的沟道形成区交叠的位置，由此能够降低晶体管4509的阈值电压在BT应力测试(偏压-温度应力测试)前后之间的变化量。在本说明书中，BT应力测试(偏压-温度应力测试)指的是在高温气氛中将高的栅极电压施加于晶体管的测试。导电层4540的电位可以与晶体管4509的栅极电极的电位相同或不同。导电层4540还能用作第二栅极电极。作为选择，导电层4540的电位可以是GND或0V，或者导电层4540可以处于浮置状态。注意，尽管发光元件4511具有包括第一电极层4517、电致发光层4512及第二电极层4513的叠层结构，但是发光元件4511的结构并不限于此。发光元件4511的结构能够根据例如光从发光元件4511中引出的方向适当地改变。分隔部4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，分隔部使用感光材料来形成以使分隔部4520的侧壁形成为具有连续曲率的倾斜面。电致发光层4512可以使用单层或多个层的叠层来形成。为了防止氧、氢、湿气、二氧化碳等进入发光元件4511内，可以在第二电极层4513CN和分隔部4520之上形成保护膜。作为保护膜，能够形成氮化硅膜、氮氧化硅膜、DLC膜等。另外，多种信号和电位由FPC 4518a和4518b供应给信号线驱动电路4503a和4503b、扫描线驱动电路450 和4504b或像素部分4502。连接端子电极4515使用与包含于发光元件4511内的第一电极层4517相同的导电膜来形成。此外，端子电极4516使用与包含于晶体管4509和4510内的源极电极和漏极电极相同的导电膜来形成。连接端子电极4515经由各向异性的导电膜4519与包含于FPC4518a内的端子电连接。位于光从发光元件4511中引出的方向上的基板需要具有透光性质。在这种情况下，使用透光材料，例如玻璃板、塑料板、聚酯膜或丙烯酸树脂膜。作为填充剂4507，能够使用紫外光固化树脂或热固性树脂，以及惰性气体，例如，氮或氩。例如，能够使用聚氯乙烯(PVC)、丙烯酸树脂、聚酰亚胺、环氧树脂、有机硅树脂、聚乙烯醇缩丁醛(PVB)或带醋酸乙烯的乙烯(EVA)。例如，可以将氮用作填充剂。另外，若需要，可以将诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟片(1/4波片或半波片)或彩色滤光器之类的光学膜适当地设置于发光元件的发光表面上。此外，还可以给偏振片或圆偏振片设置抗反射膜。例如，能够执行防眩处理，通过该防眩处理能够使反射光被表面的凸起及凹陷所漫射以便减少眩光。注意，本发明并不限定于图6A和6B中的结构。作为信号线驱动电路4503a和4503b以及扫描线驱动电路450 和4504b，可以安装通过使用单晶半导体膜或多晶半导体膜形成于单独制备的基板之上的驱动电路。作为选择，只有信号线驱动电路或其一部分，或者只有扫描线驱动电路或其一部分可以单独地形成和安装。(实施例2)在本实施例中，将描述促使显示器件的功耗进一步降低的结构。特别地，将描述其中不仅在显示器件的像素部分内，而且在显示器件的驱动电路部分内降低功耗的结构。图7是示出显示器件的示例的框图。注意，本发明并不限于图7中的结构。在图7中的显示器件1000包括显示面板1001、信号发生电路1002、存储电路1003、比较电路1004、选择电路1005及显示控制电路1006。显示面板1001包括驱动电路部分1007和像素部分1008。驱动电路部分1007包括栅极线驱动电路1009A和信号线驱动电路1009B。栅极线驱动电路1009A和信号线驱动电路1009B具有驱动包括多个像素的像素部分1008的功能。作为包含于像素部分1008内的晶体管，使用实施例1所描述的晶体管。换言之，包含高纯度的氧化物半导体层的η沟道晶体管被用作开关晶体管。注意，驱动晶体管可以包括高纯度的氧化物半导体层或硅层。在本实施例中，包含高纯度的氧化物半导体层的η沟道晶体管还被用作驱动晶体管。在本实施例中，作为像素部分1008内的晶体管之一的开关晶体管是包含高纯度的氧化物半导体层的η沟道晶体管，由此诸如图像信号之类的数据能够得以长时间保持。因此，在显示静止图像时，能够降低信号写入的频率。因此，能够实现显示器件的功耗的降低。此外，在本实施例中，在显示静止图像时，通过操作驱动电路部分来停止输出供应给包含于像素部分内的全部信号线和/或全部扫描线的信号，能够降低驱动电路部分及像素部分的功耗。换言之，在显示器件显示静止图像的时段内，显示器件包括停止对包含于像素部分内的全部信号线和/或全部扫描线的信号供应的时段。在本实施例中，作为用于实现驱动电路部分的功耗的降低的一种结构，显示器件1000包括信号发生电路1002、存储电路1003、比较电路1004、选择电路1005及显示控制电路1006。信号发生电路1002具有生成驱动栅极线驱动电路1009A及信号线驱动电路1009B所需的信号(控制信号)的功能。另外，信号发生电路1002具有通过布线将控制信号输出到驱动电路部分1007以及通过布线将图像信号(也称为视频电压、视频信号、视频数据)输出到存储电路1003的功能。换言之，信号发生电路1002是用于生成和输出用来控制驱动电路部分1007的控制信号以及要供应给像素部分的图像信号的电路。特别地，作为控制信号，信号发生电路1002将高电源电位Vdd和低电源电位Vss供应给栅极线驱动电路1009A和信号线驱动电路1009B，将栅极线驱动电路的起始脉冲SP和时钟脉冲CK供应给栅极线驱动电路1009A，以及将信号线驱动电路的起始脉冲SP和时钟脉冲CK供应给信号线驱动电路1009B。而且，信号发生电路1002将用于显示运动图像或静止图像的图像信号Data输出到存储电路1003。运动图像指的是通过快速切换被时分成多个帧的多个图像而使其由人眼识别为运动图像的图像。特别地，运动图像指的是能够通过每秒切换图像60次(60帧)或更多而使其由人眼识别为具有很少闪变的运动图像的一系列图像信号。相比之下，与运动图像不同，静止图像指的是其中被时分成多个帧的多个图像被高速切换，但是该多个图像在连续的帧周期之间，例如，在第η帧和第(η+1)帧之间没有不同的图像信号。注意，信号发生电路1002可以具有生成其他信号的功能，所述其他信号例如图像信号和锁存信号。信号发生电路1002还可以具有将用于停止每个驱动电路的脉冲信号的输出的复位信号Res输出到栅极线驱动电路1009Α和/或信号线驱动电路1009Β的功能。注意，每个信号都可以包括多个信号，例如，第一时钟信号和第二时钟信号。注意，高电源电位Vdd指的是高于参考电位的电位，低电源电位指的是低于或等于参考电位的电位。注意，高电源电位和低电源电位两者都被优选地设定为晶体管能够以其来操作的电位。注意，电压在许多情况下指的是在给定电位与参考电位(例如，地电位)之间的电位差。因此，电压、电位及电位差能够分别称为电位、电压及电压。在由信号发生电路1002输出到存储电路1003的图像信号是模拟信号的情况下，信号可以通过A/D变换器等转换成数字信号以输出到存储电路1003。存储电路1003包括用于存储多个帧的图像信号的多个帧存储器1010。注意，帧存储器可以使用存储元件来形成，所述存储元件例如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。注意，帧存储器1010的数量并没有特别地受到限定，只要对于每个帧周期可以存储图像信号即可。帧存储器1010的图像信号通过比较电路1004及选择电路1005来选择性地读出。比较电路1004是选择性读出存储于存储电路1003中的连续帧周期中的图像信号，比较图像信号并且检测它们的差异的电路。在比较电路1004通过比较图像信号检测到差异的情况下，图像在检测到差异的连续的帧周期内被看作是运动图像。另一方面，在比较电路1004通过比较图像信号没有检测到差异的情况下，图像在没有检测到差异的连续帧周期内被看作是静止图像。换言之，根据存在或不存在由比较电路1004检测到的差异，确定连续帧周期内的图像信号是用于显示运动图像的图像信号还是用于显示静止图像的图像信号。注意，可以将通过比较获得的差异设定为在差异超过一定水平时被检测到。选择电路1005包括多个开关(例如，晶体管)，并且是从图像信号存储于其内的帧存储器1010中选择图像信号，并当通过比较电路1004内的差异检测确定图像信号是用于显示运动图像的信号时将图像信号输出到显示控制电路1006的电路。注意，在没有检测到由比较电路所比较的帧之间的图像信号的差异的情况下，在连续的帧周期内显示的图像是静止图像。在这种情况下，连续的帧周期中的较后的图像信号没有被输出到显示控制电路1006。显示控制电路1006是在对驱动电路部分1007供应与停止供应图像信号及控制信号(例如，高电源电位Vdd、低电源电位Vss、起始脉冲SP、时钟脉冲CK及复位信号Res)之间切换的电路。特别地，当通过比较电路1004确定待显示的图像是运动图像，也就是说检测到连续帧内的图像信号之间的差异时，图像信号从选择电路1005供应给显示控制电路1006。然后，图像信号通过显示控制电路1006供应给驱动电路部分1007。另外，控制信号通过显示控制电路1006供应给驱动电路部分1007。另一方面，当通过比较电路1004确定待显示的图像是静止图像，即，没有检测到连续帧内的图像信号之间的差异时，帧周期的图像信号不从选择电路1005供应；因而，图像信号没有由显示控制电路1006供应给驱动电路部分1007，且显示控制电路1006停止将控制信号供应给驱动电路部分1007。注意，在确定待显示的图像是静止图像的情况下，当图像是静止图像的时段短时，不一定要停止供应控制信号当中的高电源电位Vdd和低电源电位Vss。在这种情况下，可以减小由于高电源电位Vdd和低电源电位Vss的供应的频繁停止和开始而导致的功耗增大，这是优选的。优选的是在图像信号能够保持于像素部分1008中的每个像素内的时段期间停止供应图像信号和控制信号，以及显示控制电路1006可以具有能够再次供应显示控制电路1006之前所供应的控制信号和图像信号的结构，从而在每个像素的保持时段之后再次供应图像信号。信号的供应指的是向布线供应预定的电位。停止供应信号指的是停止对布线供应预定的电位，以及停止与被供应了预定的固定电位的布线(例如，被供应了低电源电位Vss的布线)的电连接。停止供应信号还指的是切断与被供应了预定电位的布线的电连接以及使布线进入浮置状态。以这种方式，图像信号被比较以确定其图像是运动图像还是静止图像，并选择供应还是停止供应控制信号(例如，时钟信号或起始脉冲)，由此能够降低驱动电路部分1007的功耗。然后，包含于驱动电路部分1007的栅极线驱动电路1009A和信号线驱动电路1009B每个中的移位寄存器的结构的示例将参照图8A到8C来描述。图8A所示的移位寄存器包括第一到第N脉冲输出电路10_1到10_N (N是大于等于3的自然数)。在图8A所示的移位寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3及第四时钟信号CK4分别由第一布线11、第二布线12、第三布线13及第四布线14供应给第一到第N脉冲输出电路10_1到10_N。起始脉冲SPl (第一起始脉冲)由第五布线15输入到第一脉冲输出电路10_1。来自前面的级的脉冲输出电路的信号(该信号被称为前级信号OUT (n-1) (SR))被输入到第二或后面的级的第η脉冲输出电路10_η (η是大于等于2且小于等于N的自然数)。来自下一级之后的级的第三脉冲输出电路10_3的信号被输入到第一脉冲输出电路10_1。类似地，来自下一级之后的级的第(η+2)脉冲输出电路10_ (η+2)的信号(该信号被称为后级信号OUT (n+2) (SR))被输入到第二或后面的级的第η脉冲输出电路10_η。因此，各个级的脉冲输出电路输出第一输出信号(OUT (I)(SR)到OUT (N) (SR))以输入到后一级的脉冲输出电路和/或前一级之前的级的脉冲输出电路，且输出第二输出信号(OUT (1)到OUT (N))以输入到另一布线等。注意，由于后级信号OUT(n+2) (SR)没有被输入到图8Α所示的移位寄存器的最后两级，因而第二起始脉冲SP2和第三起始脉冲SP3可以分别由例如第六布线17和第七布线18输入到最后两级的脉冲输出电路。作为选择，可以使用另外生成于移位寄存器内的信号。例如，可以采用这样的结构，其中可以设置对到像素部分的脉冲输出没有贡献的第(Ν+1)脉冲输出电路10_ (Ν+1)和第(Ν+2)脉冲输出电路10_ (Ν+2)(此类电路也称为虚设级)，使得对应于第二起始脉冲(SP2)和第三起始脉冲(SP3)的信号生成于虚设级中。注意，第一到第四时钟信号(CKl)到(CK4)是按规则间隔在H电平与L电平之间交替的信号，如图9所示。第一时钟信号(CKl)到第四时钟信号(CK4)依次延迟1/4周期。在本实施例中，脉冲输出电路等的驱动用第一到第四时钟信号(CKl)到(CK4)来控制。注意，在某些情况下可以根据时钟信号输入其中的驱动电路将时钟信号CK称为GCK或SCK，但是时钟信号在此被称为CK。第一到第N脉冲输出电路10_1到10_Ν中的每个都包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子Μ、第五输入端子25、第一输出端子沈及第二输出端子27 (参见图8Β)。第一输入端子21、第二输入端子22及第三输入端子23与第一到第四布线11到14中的任意布线电连接。例如，在图8Α和8Β中的第一脉冲输出电路10_1内，第一输入端子21与第一布线11电连接，第二输入端子22与第二布线12电连接，第三输入端子23与第三布线13电连接。在第二脉冲输出电路10_2中，第一输入端子21与第二布线12电连接，第二输入端子22与第三布线13电连接，第三输入端子23与第四布线14电连接。在图8Α和8Β中，在第一脉冲输出电路10_1中，起始脉冲输入到第四输入端子对，后级信号OUT (3) (SR)输入到第五输入端子25，第一输出信号OUT (1) (SR)由第一输出端子26输出，第二输出信号OUT (1)由第二输出端子27输出。然后，脉冲输出电路的具体电路配置的示例将参照图8C来描述。在图8C中，第一晶体管31的第一端子与电源线51电连接，第一晶体管31的第二端子与第九晶体管39的第一端子电连接，第一晶体管31的栅极与第四输入端子M电连接。第二晶体管32的第一端子与电源线52电连接，第二晶体管32的第二端子与第九晶体管39的第一端子电连接，第二晶体管32的栅极与第四晶体管34的栅极电连接。第三晶体管33的第一端子与第一输入端子21电连接，第三晶体管33的第二端子与第一输出端子沈电连接。第四晶体管34的第一端子与电源线52电连接，第四晶体管34的第二端子与第一
23输出端子沈电连接。第五晶体管35的第一端子与电源线52电连接，第五晶体管35的第二端子与第二晶体管32的栅极和第四晶体管34的栅极电连接，第五晶体管35的栅极与第四输入端子M电连接。第六晶体管36的第一端子与电源线51电连接，第六晶体管36的第二端子与第二晶体管32的栅极和第四晶体管34的栅极电连接，第六晶体管36的栅极与第五输入端子25电连接。第七晶体管37的第一端子与电源线51电连接，第七晶体管37的第二端子与第八晶体管38的第二端子电连接，第七晶体管37的栅极与第三输入端子23电连接。第八晶体管38的第一端子与第二晶体管32的栅极和第四晶体管34的栅极电连接，第八晶体管38的栅极与第二输入端子22电连接。第九晶体管39的第一端子与第一晶体管31的第二端子和第二晶体管32的第二端子电连接，第九晶体管39的第二端子与第三晶体管33的栅极和第十晶体管40的栅极电连接，第九晶体管39的栅极与电源线51电连接。第十晶体管40的第一端子与第一输入端子21电连接，第十晶体管40的第二端子与第二输出端子27电连接，第十晶体管40的栅极与第九晶体管39的第二端子电连接。第十一晶体管41的第一端子与电源线52电连接，第十一晶体管41的第二端子与第二输出端子27电连接，第十一晶体管41的栅极与第二晶体管32的栅极和第四晶体管34的栅极电连接。在图8C中，连接第三晶体管33的栅极、第十晶体管40的栅极以及第九晶体管39的第二端子的连接点称为节点NA。连接第二晶体管32的栅极、第四晶体管34的栅极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41的栅极的连接点称为节点NB。在图8C中的脉冲输出电路是第一脉冲输出电路10_1的情况下，第一时钟信号CKl被输入到第一输入端子21，第二时钟信号CK2被输入到第二输入端子22，第三时钟信号CK3被输入到第三输入端子23，起始脉冲SPl被输入到第四输入端子M，后级信号0UT(3)(SR)被输入到第五输入端子25，OUT (1) (SR)由第一输出端子沈输出，OUT (1)由第二输出端子27输出。图9是包括图8C所示的多个脉冲输出电路的移位寄存器的时序图。注意，当移位寄存器是栅极线驱动电路时，在图9内的时段61对应于垂直回扫时段，时段62对应于栅极选择时段。下面描述在显示静止图像和运动图像的情况下，在图8A到8C和图9中作为示例示出的包括多个η沟道晶体管的驱动电路内的布线的电位的供应和停止供应的处理。首先，为了停止驱动电路部分1007的操作，由显示控制电路1006停止起始脉冲SP的供应。在起始脉冲SP的供应停止之后，脉冲输出达到移位寄存器的最后一级，然后停止每个时钟信号CK的供应。接下来，停止电源电压的高电源电位Vdd和低电源电位Vss的供应(参见图11Α)。为了再次开始驱动电路部分1007的操作，首先，显示控制电路1006将电源电压的高电源电位Vdd和低电源电位Vss供应给驱动电路部分1007。然后，供应每个时钟信号CK，且然后再次开始起始脉冲SP的供应(参见图11Β)。下面将参照图28来描述在作为示例在图8Α至8C和图9中给出的利用多个η沟道晶体管制造的驱动电路中，在待显示的图像从静止图像改变为运动图像的操作或者施加到驱动晶体管的栅极的电压被重写的操作(以下，该操作也称为刷新操作)期间对驱动电路部分的每条布线供应和停止供应电位的处理。图观示出了用于给移位寄存器供应高电源电位(VDD)的布线、用于给移位寄存器供应低电源电位(VSS)的布线、用于给移位寄存器供应起始脉冲(SP)的布线以及用于给移位寄存器供应第一到第四时钟信号(CKl到CK4)的布线在帧周期(Tl)前后的电位变化。根据本实施例的显示器件不仅能够在一直操作驱动电路部分的情况下显示运动图像和静止图像，而且能够在没有由于刷新操作而一直操作驱动电路部分的情况下显示静止图像。因此，如图观所示，有其中给移位寄存器供应控制信号(例如高电源电位(VDD)、第一到第四时钟信号(CKl到CK4)以及起始脉冲)的时段以及不给移位寄存器供应控制信号的时段。注意，图观所示的时段Tl对应于供应控制信号的时段，换言之，显示运动图像的时段或者执行刷新操作的时段。图观所示的时段T2对应于没有供应控制信号的时段，换言之，显示静止图像的时段。在图观中，供应高电源电位(VDD)的时段并不只在时段Tl内给出；它在时段Tl之前开始并且在时段Tl之后结束。另外，在图观中，供应第一到第四时钟信号(CKl到CK4)的时段在开始供应高电源电位(VDD)之后且在停止供应高电源电位(VDD)之前给出。此外，如图观所示，第一到第四时钟信号(CKl到CK4)可设置成在时段Tl之前被设置为高电位之后开始以恒定频率来振荡且在时段Tl之后被设置为低电位之后停止振荡。如上所述，在根据本实施例的显示器件中，在时段T2内停止给移位寄存器供应控制信号，例如高电源电位(VDD)、第一到第四时钟信号(CKl到CK4)及起始脉冲。然后，在停止供应控制信号的时段内，每个晶体管是导通还是截止受到控制并且还停止移位寄存器的脉冲信号输出。因此，移位寄存器的功耗以及由移位寄存器所驱动的像素部分的功耗能够得以降低。注意，考虑到所显示的静止图像的质量可能会劣化，上述刷新操作需要定期地执行。在本实施例的液晶显示器件中，上述包含高纯度氧化物半导体的晶体管被用作开关元件用于控制施加到每个像素的驱动晶体管的栅极的电压。因此，能够显著地降低截止电流，并且能够减小施加于每个像素的驱动晶体管的栅极的电压的变化。换言之，即使在显示静止图像并且停止移位寄存器的操作的时段长时，也能够抑制图像质量的劣化。例如，即使在时段为3分钟长时，也能够维持所显示的静止图像的质量。例如，当将每3分钟执行一次刷新操作的显示器件与每秒执行60次重写的显示器件比较时，功耗能够降低到大约1/10000。注意，高电源电位(VDD)的停止供应是设置等于低电源电位(VSS)的电位，如图观所示。注意，高电源电位(VDD)的停止供应可以是将高电源电位被供应于其上的布线的电位设置为浮置状态。注意，当高电源电位(VDD)被供应于其上的布线的电位被提高时(这意味着在时段Tl之前电位从低电源电位(VSS)提高到高电源电位(VDD))，优选的是布线的电位受到控制以便逐渐地改变。如果布线电位的变化梯度是陡的，则电位变化可能变成噪声并且移位寄存器可能会输出不规则的脉冲。在移位寄存器包含于栅极线驱动电路内的情况下，不规则的脉冲用作导通晶体管的信号。因而，待施加于驱动晶体管的栅极的电压可能由不规则的脉冲所改变并且可能会改变静止图像的质量。因而，图观示出了信号上升到高电源电位(VDD)比下降更为缓和的示例。特别地，在本实施例的显示器件中，当在像素部分内显示静止图像时，适当地停止或重新开始给移位寄存器供应高电源电位(VDD)。换言之，在用于供应高电源电位(VDD)的布线的电位变化如同噪声那样影响像素部分的情况下，该噪声直接导致所显示的图像劣化。因此，重要的是控制本实施例的显示器件以便防止布线的电位变化(尤其是电位增加)作为噪声进入像素部分。在关于图8A到8C和图9的描述中，复位信号Res没有被供应给驱动电路。复位信号Res被供应的结构将参照图IOA到IOC来描述。图IOA所示的移位寄存器包括第一到第N脉冲输出电路10_1到10_N (N是大于等于3的自然数)。在图IOA所示的移位寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3及第四时钟信号CK4分别由第一布线11、第二布线12、第三布线13和第四布线14供应给第一到第N脉冲输出电路10_1到10_N。起始脉冲SPl (第一起始脉冲)由第五布线15输入到第一脉冲输出电路10_1。来自前面的级的脉冲输出电路的信号(该信号称为前级信号OUT (n-1) (SR))被输入到第二或后面的级的第η脉冲输出电路10_η (η是大于等于2且小于等于N的自然数)。来自下一级之后的级的第三脉冲输出电路10_3的信号被输入到第一脉冲输出电路10_1。类似地，来自下一级之后的级的第(η+2)脉冲输出电路10 (η+2)的信号(该信号称为后级信号OUT (n+2) (SR))被输入到第二或后面的级的第η脉冲输出电路10_η。因此，各个级的脉冲输出电路输出第一输出信号(OUT (1) (SR)到OUT (N) (SR))以输入到后一级的脉冲输出电路和/或在前一级之前的级的脉冲输出电路，且输出第二输出信号(OUT (1)到OUT (N))以输入到另一布线等。复位信号Res由第六布线16供应给每个级的脉冲输出电路。图10A到10C所示的脉冲输出电路与图8A到8C所示的脉冲输出电路的不同之处在于设置有用于供应复位信号Res的第六布线16 ；其他部分与参照图8A到8C所描述的那些类似。第一到第N脉冲输出电路10_1到10_N中的每个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子M、第五输入端子25、第一输出端子沈、第二输出端子27及第六输入端子观(参见图10B)。第一输入端子21、第二输入端子22及第三输入端子23与第一到第四布线11到14中的任意布线电连接。例如，在图10A和10B中的第一脉冲输出电路10_1内，第一输入端子21与第一布线11电连接，第二输入端子22与第二布线12电连接，第三输入端子23与第三布线13电连接。在第二脉冲输出电路10_2中，第一输入端子21与第二布线12电连接，第二输入端子22与第三布线13电连接，第三输入端子23与第四布线14电连接。在图10A和10B中，在第一脉冲输出电路10_1中，起始脉冲被输入到第四输入端子24，后级信号OUT (3) (SR)被输入到第五输入端子25，第一输出信号OUT (1) (SR)由第一输出端子26输出，第二输出信号OUT (1)由第二输出端子27输出，复位信号Res由第六输入端子28输入。然后，脉冲输出电路的特定电路配置的示例将参照图10C来描述。在图10C中，第一晶体管31的第一端子与电源线51电连接，第一晶体管31的第二端子与第九晶体管39的第一端子电连接，第一晶体管31的栅极与第四输入端子M电连接。第二晶体管32的第一端子与电源线52电连接，第二晶体管32的第二端子与第九晶体管39的第一端子电连接，第二晶体管32的栅极与第四晶体管34的栅极电连接。第三晶体管33的第一端子与第一输入端子21电连接，第三晶体管33的第二端子与第一输出端子沈电连接。第四晶体管34的第一端子与电源线52电连接，第四晶体管34的第二端子与第一输出端子沈电连接。第五晶体管35的第一端子与电源线52电连接，第五晶体管35的第二端子与第二晶体管32的栅极以及第四晶体管34的栅极电连接，第五晶体管35的栅极与第四输入端子M电连接。第六晶体管36的第一端子与电源线51电连接，第六晶体管36的第二端子与第二晶体管32的栅极以及第四晶体管34的栅极电连接，第六晶体管36的栅极与第五输入端子25电连接。第七晶体管37的第一端子与电源线51电连接，第七晶体管37的第二端子与第八晶体管38的第二端子电连接，第七晶体管37的栅极与第三输入端子23电连接。第八晶体管38的第一端子与第二晶体管32的栅极以及第四晶体管34的栅极电连接，第八晶体管38的栅极与第二输入端子22电连接。第九晶体管39的第一端子与第一晶体管31的第二端子以及第二晶体管32的第二端子电连接，第九晶体管39的第二端子与第三晶体管33的栅极以及第十晶体管40的栅极电连接，第九晶体管39的栅极与电源线51电连接。第十晶体管40的第一端子与第一输入端子21电连接，第十晶体管40的第二端子与第二输出端子27电连接，第十晶体管40的栅极与第九晶体管39的第二端子电连接。第十一晶体管41的第一端子与电源线52电连接，第十一晶体管41的第二端子与第二输出端子27电连接，第十一晶体管41的栅极与第二晶体管32的栅极以及第四晶体管34的栅极电连接。第二晶体管32的栅极、第四晶体管34的栅极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41的栅极与用于供应复位信号Res的布线53电连接。复位信号Res是这样的信号，其将高电源电位电平供应给第二晶体管32的栅极、第四晶体管34的栅极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子及第十一晶体管41的栅极，并且由此使脉冲输出电路的输出降低至处于低电源电位电平的信号。在图IOC中，连接第三晶体管33的栅极、第十晶体管40的栅极以及第九晶体管39的第二端子的连接点被称为节点NA。连接第二晶体管32的栅极、第四晶体管34的栅极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41的栅极的连接点被称为节点NB。在图IOC中的脉冲输出电路是第一脉冲输出电路10_1的情况下，第一时钟信号CKl被输入到第一输入端子21，第二时钟信号CK2被输入到第二输入端子22，第三时钟信号CK3被输入到第三输入端子23，起始脉冲SP被输入到第四输入端子M，后级信号OUT (3)(SR)被输入到第五输入端子25，OUT (1) (SR)由第一输出端子沈输出，OUT (1)由第二输出端子27输出，复位信号Res被输入到第六输入端子28。注意，包括图IOC所示的多个脉冲输出电路的移位寄存器的时序图类似于图9所示的时序图。下面描述在显示静止图像和运动图像的情况下，在作为示例示出于图IOA到IOC中的包括多个η沟道晶体管的驱动电路内的布线的电位的供应与停止供应的处理。首先，为了停止驱动电路部分1007的操作，起始脉冲SP的供应由显示控制电路1006来停止。在停止供应起始脉冲SP之后，脉冲输出达到移位寄存器的最后一级，然后停止供应每个时钟信号CK。接下来，供应复位信号Res。接下来，停止供应电源电压的高电源电位Vdd和低电源电位Vss(参见图11C)。为了再次开始驱动电路部分1007的操作，首先，显示控制电路1006将电源电压的高电源电位Vdd和低电源电位Vss供应给驱动电路部分1007。接下来，供应复位信号Res。然后，供应每个时钟信号CK，且然后，再次开始供应起始脉冲SP (参见图11D)。除了图8A到8C及图9所示的结构之外，其中供应复位信号的图IOA到IOC所示的结构是优选的，因为能够降低由在静止图像与运动图像之间的切换时的信号延迟等所致的故障。在显示静止图像的情况下，设置于包含在驱动电路部分内的晶体管之上的公共电位电极可以从公共电位线断开以进入浮置状态。然后，在静止图像模式之后，为了再次开始驱动电路的操作，公共电位电极与公共电位线连接。因此，能够防止在驱动电路部分内的晶体管的故障。图12A示出了具有该结构的显示面板1800，图12B示出了显示面板1800的截面结构。显示面板1800包括驱动电路1802和1804及像素部分1806。公共电位电极1808设置成与驱动电路1802交叠。用于控制在公共电位电极1808与公共电位端子1812之间的连接/非连接的开关元件1810被设置于它们之间。公共电位电极1808如图12B所示的那样设置于驱动电路的晶体管1803之上，由此屏蔽晶体管1803使其免受静电影响，从而防止改变阈值电压或者生成寄生通道。开关元件1810能够具有与晶体管1803相同的结构。这些在关闭状态下具有极小的泄露电流的元件有助于稳定显示面板的操作。换言之，在显示静止图像时，即使在关闭开关元件1810以使公共电位电极进入浮置状态时，电位也能够保持恒定。以这种方式，通过使用利用具有宽带隙的氧化物半导体形成的晶体管以及设置公共电位电极来阻挡外部电场，即使在停止驱动电路的操作的情况下也能够显示静止图像。此外，通过根据驱动电路的操作适当地控制公共电位电极的电位，能够稳定显示面板的操作。如上所述，通过在每个像素中设置包含高纯度氧化物半导体的晶体管，存储电容器能够保持电压的时段能够比在常规情况下的时段长，并且能够降低用于显示静止图像等的功耗。此外，当显示静止图像时，通过操作驱动电路部分来停止输出将要供应给像素部分内的全部信号线和/或全部扫描线的信号，能够降低驱动电路部分及像素部分的功耗。(实施例3)在本实施例中，将描述实施例1所描述的第一晶体管6401的结构示例以及其制造方法的示例。换言之，将描述包含高纯度氧化物半导体的晶体管的结构示例以及其制造方法的示例。首先，图13A和1 示出了晶体管的示例的平面结构和截面结构。图13A是具有顶栅结构的晶体管410的平面图，图1 是沿图13A中的C1-C2截取的截面图。晶体管410包括在基板400之上的绝缘层407、氧化物半导体层412、第一电极(源极电极和漏极电极之一)415a、第二电极(源极电极和漏极电极中的另一个)415b、栅极绝缘层402和栅极电极411。第一布线41 和第二布线414b分别设置为接触且电连接到第一电极415a和第二电极4Mb。注意，虽然图13A中的晶体管410具有单栅极结构，但是本发明并不仅限于该结构。晶体管可以具有包含多个栅极电极和多个沟道形成区的多栅极结构。然后，晶体管410的制造工艺将参照图14A到14E来描述。
首先，在基板400之上形成用作基膜的绝缘层407。虽然对能够用作基板400的基板没有特别的限定，但是该基板需要具有足够高的耐热性以至少经受后面将执行的热处理。在后面将执行的热处理的温度为高的情况下，优选地使用具有730°C或更高的应变点的基板。基板400的具体示例包括玻璃基板、结晶玻璃基板、陶瓷基板、石英基板、蓝宝石基板和塑料基板。此外，玻璃基板的材料的具体示例包括铝硅酸盐玻璃、铝硼硅酸盐玻璃及钡硼硅酸盐玻璃。作为绝缘层407，优选地使用氧化物绝缘层，例如，氧化硅层、氧氮化硅层、氧化铝层或氧氮化铝层。绝缘层407能够通过等离子体CVD法、溅射法等来形成。为了防止绝缘层407含有大量氢，绝缘层407优选地通过溅射法来形成。在本实施例中，氧化硅层通过溅射法形成为绝缘层407。特别地，基板400被转移到处理腔室并且包含其中去除了氢和湿气的高纯度氧气的溅射气体被引入，使用硅或氧化硅的靶子，由此将氧化硅层形成为基板400之上的绝缘层407。注意，在沉积期间基板400可以保持在室温或者可以被加热。用于氧化硅膜的沉积条件的特定示例如下使用石英(优选为人造石英)作为靶子；基板温度是108°C;在靶子与基板400之间的距离(T-S距离)是60mm ；压力是0. 4Pa ；高频功率是1. 5kff ；气氛是氧和氩(氧与氩的流速比是25sCCm:2kCCm=l: 1)；使用RF溅射法。膜的厚度是lOOnm。注意，可以将硅靶用作代替石英(优选为人造石英)靶子的靶子。此外，还可以将氧用作代替氧和氩的混合气体的溅射气体。在此，用于形成绝缘层407的溅射气体是高纯度的气体，在该气体中，诸如氢、水、羟基或氢化物之类的杂质被降低至其浓度能够以ppm或ppb来表示的水平。此外，优选的是绝缘层407在残留于处理腔室内的湿气被去除时形成，从而可以防止绝缘层407含有氢、羟基或湿气。为了去除残留于处理腔室内的湿气，可以使用捕获型真空泵。例如，能够使用低温泵、离子泵或钛升华泵。此外，作为抽真空装置，设置有冷阱的涡轮泵是优选的。以低温泵来抽真空的处理腔室是优选的，因为氢原子、包含氢原子的化合物(例如水(H2O))等被从腔室中排出，从而在腔室中形成的绝缘层407内几乎不含有氢原子。溅射法的示例包括将高频电源用于溅射电源的RF溅射法，使用DC电源的DC溅射法，以及以脉冲的方式来施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜的情形中，DC溅射法主要用于形成金属膜的情形中。另外，还有其内能够设置多个不同材料的靶子的多源溅射装置。通过多源溅射装置，能够在同一腔室内形成堆叠的不同材料的膜，或者能够在同一腔室内通过多种材料的同时放电来形成膜。此外，能够使用在腔室之内设置有磁体系统且用于磁控溅射法的溅射装置，或者用于其中在不使用辉光放电的情况下使用利用微波来生成的等离子体的ECR溅射法的溅射装置。此外，作为使用溅射法的沉积方法，还有其中靶物质与溅射气体成分在沉积期间彼此化学反应以形成它们的化合物薄膜的反应溅射法，以及其中在沉积期间还对基板施加电压的偏压溅射法。绝缘层407的结构并不限于单层结构，可以为叠层结构。例如，绝缘层407可以具有这样的叠层结构，其中氮化物绝缘层(例如，氮化硅层、氮氧化硅层、氮化铝层或氮氧化铝板400之上。例如，包含从中去除了氢和湿气的高纯度氮的溅射气体被引入氧化硅层和基板之间，且使用硅靶来形成氮化硅层。在该步骤中，还优选的是在残留于处理腔室内的湿气被去除时形成氮化硅层，如氧化硅层的情形那样。在形成氮化硅层时，也可以在沉积期间加热基板。在提供氮化硅层和氧化硅层的叠层作为绝缘层407的情形中，氮化硅层和氧化硅层能够在同一处理腔室内使用同一硅靶来形成。首先，引入包含氮的溅射气体并且使用设置于处理腔室内的硅靶来形成氮化硅层，然后将溅射气体切换成包含氧的溅射气体以使用同一硅靶来形成氧化硅层。由于氮化硅层和氧化硅层在该方法中能够在不暴露于空气的情况下连续地形成，因而能够防止诸如氢或湿气之类的杂质被吸收于氮化硅层的表面上。然后，氧化物半导体层通过溅射法形成于绝缘层407之上。此外，为了使氢、羟基及湿气尽可能少地包含于氧化物半导体层内，优选的是其上形成绝缘层407的基板400在溅射装置的预加热腔室内预加热，作为膜形成的预处理，从而可以去除并排出吸收到基板400的诸如氢和湿气之类的杂质。注意，作为排空装置，低温泵被优选地设置于预加热腔室中。此外，可以在形成后面将形成的栅极绝缘层402之前对基板400执行这种预加热。此外，优选对其上形成上至第一电极41 和第二电极41 的层的基板400类似地执行这种预加热。注意，预加热处理可以被省去。注意，在通过溅射法形成氧化物半导体层之前，附着于绝缘层407的表面的灰尘优选地通过反溅射来去除，在反溅射中氩被引入并且生成等离子体。反溅射指的是这样的方法，其中在不对靶子侧施加电压的情况下，使用高频电源来给在氩气氛中的基板侧施加电压以便在基板附近生成等离子体从而修改表面。注意，代替氩气氛，可以使用氮、氦、氧寸。作为用于形成氧化物半导体层的靶子，能够使用包含氧化锌作为其主要组分的金属氧化物靶子。能够使用的金属氧化物靶子的另一个示例是包含In、( 及Si的金属氧化物靶子(组成比为In203:G￡i203:Zn0=l:l:l[摩尔百分比]或In:Ga: Zn=I 1 0. 5 [原子百分比])。作为选择，作为包含In、( 及Si的金属氧化物靶子，能够使用具有In ( Zn=I 1 1 [原子百分比]的组成比的靶子或者具有h Ga Si=I 1 2 [原子百分比]的组成比的靶子。此外，能够使用包含2wt°ri0wt% (包括2衬％和10wt%)的SiO2的靶子。金属氧化物靶子的填充因子是90% 100% (包括90%和100%)，并且优选地为959Γ99. 9% (包括95%和99. 9%)。利用具有高填充因子的金属氧化物靶子，所形成的氧化物半导体层能够具有高的密度。注意，氧化物半导体层可以在稀有气体(典型为氩)气氛、氧气氛或者稀有气体(典型为氩)和氧的气氛中形成。在此，用于形成氧化物半导体层的溅射是高纯度的气体，在该气体中诸如氢、水、羟基或氢化物之类的杂质被降低到其浓度能够以PPm或ppb表示的水平。氧化物半导体层按照以下方式形成于基板400之上将基板保持于维持在降低的压力下的处理腔室内，其中去除了氢和湿气的溅射气体被引入，同时残留于处理腔室中的湿气被去除，并且将金属氧化物用作靶子。为了去除残留于处理腔室内的湿气，优选地使用捕获型真空泵。例如，优选地使用低温泵、离子泵或钛升华泵。在以低温泵排空的处理腔室
30内，排出了氢原子、含有氢原子的化合物(例如，水(H2O))(更优选地，另外还含有碳原子的化合物)等。因此，能够降低包含于在处理腔室中形成的氧化物半导体层内的杂质的浓度。此外，在氧化物半导体层的沉积期间，基板温度可以保持于室温或者可以升高至低于400°C的温度。作为氧化物半导体层的沉积条件的示例，能够给出下列条件基板的温度是室温；在基板与靶子之间的距离是IlOmm ；压力是0. 4Pa ；直流(DC)电源是0. 5kff ；气氛是氧和氩(氧与氩的流速比为15SCCm:30SCCm)。注意，脉冲直流(DC)电源是优选的，因为在沉积中生成的粉末物质(也称为颗粒或灰尘)得以减少并且能够使膜厚度均勻。氧化物半导体层的厚度优选为ainT200nm (包括2nm和200nm)，优选地为5nnT30nm (包括5nm和30nm)。注意，氧化物半导体层的适合厚度随材料而变化；因此，可以根据材料来适当地确定厚度。通过上述方法形成的氧化物半导体层的具体示例能够是作为四元金属氧化物的In-Sn-Ga-Si-O 层；作为三元金属氧化物的 h-Ga-Si-O 层、h-Sn-Si-O 层、In-Al-Zn-O层、Sn-Ga-Zn-O层、Al-Ga-Zn-O层或Sn-Al-Si-O层；作为二元金属氧化物的In-Si-O层、Sn-Zn-O 层、Al-Zn-O 层、Zn-Mg-O 层、Sn-Mg-O 层或 In-Mg-O 层；In-O 层；Sn-O 层；Zn-O 层等。这些氧化物半导体层可以包含Si。这些氧化物半导体层可以是非晶的或结晶的。此外，这些氧化物半导体层可以是非单晶的或单晶的。在本实施例中，非晶的h-Ga-ai-O膜通过将h-Ga-Si-O用作靶子的溅射法来形成。注意，作为氧化物半导体层，能够使用以InMO3(ZnO)m (m>0)表示的薄膜。在此，M代表选自Ga、Al、Mn和Co的一种或多种金属元素。例如，能够将Ga、Ga和Al、Ga和Mn或者( 和Co给出作为M。在其组成式以InMO3(ZnO)m (m>0)来表示的氧化物半导体膜当中，包含作为M的( 的氧化物半导体被称为h-Ga-Si-O氧化物半导体，这已在上面给出。然后，通过第一光刻步骤将氧化物半导体层处理成岛状氧化物半导体层412(参见图14A)。注意，用于形成岛状氧化物半导体层412的抗蚀剂掩模可以使用喷墨法来形成。通过喷墨法来形成抗蚀剂掩模不使用光掩模；因而，能够降低制造成本。注意，氧化物半导体层的蚀刻可以是干法蚀刻、湿法蚀刻或者湿法蚀刻和干法蚀刻两者。在干法蚀刻的情况下，能够使用平行板反应离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。为了将膜蚀刻成所期望的形状，适当地调整蚀刻条件(施加于线圈形电极的电功率的大小、施加于基板侧的电极的电功率的大小、基板侧的电极的温度等)。作为用于干法蚀刻的蚀刻气体，包含氯的气体(基于氯的气体例如，氯气(Cl2)、氯化硼(BC13)、氯化硅(SiCl4)或四氯化碳(CCl4))是优选的，但是能够使用含有氟的气体(基于氟的气体，例如，四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3))、溴化氢(HBr)、氧气(O2)、其中添加了诸如氦(He)或氩(Ar)之类的稀有气体的任意这些气体寸。作为用于湿法蚀刻的蚀刻剂，能够使用磷酸、乙酸及硝酸的混合溶液，或者氨水-过氧化氢混合物(其中31wt%的过氧化氢、28wt%的氨水和水按照体积比5:2:2混合的溶液)等。此外，可以使用IT0-07N (由KANTO CHEMICAL CO. , INC.生产)。可以根据氧化物半导体的材料适当地调整蚀刻条件(例如，蚀刻剂、蚀刻时长及温度)。在湿法蚀刻的情形中，通过清洗将蚀刻剂与所蚀刻掉的材料一起去除。包含蚀刻剂和所蚀刻掉的材料的废液可以被提纯，并且材料可以重新使用。当包含于氧化物半导体层内的材料(例如，诸如铟之类的稀有金属)在蚀刻之后被从废液中收集并被重新使用时，资源能够得以有效地使用。在本实施例中，通过使用磷酸、乙酸及硝酸的混合溶液作为蚀刻剂的湿法蚀刻将氧化物半导体层处理成岛状氧化物半导体层412。然后，对氧化物半导体层412执行第一热处理。第一热处理的温度是400Π50 (包括400°C和750°C)，优选地为400°C或更高且低于基板的应变点。在此，将基板放置于作为一类热处理装置的电炉内，并且在氮气氛中于450°C下对氧化物半导体层执行1小时的热处理。之后，防止氧化物半导体层暴露于空气以及再次包含水或氢。通过该第一热处理，能够从氧化物半导体层412中去除氢、水、羟基等。注意，热处理装置并不限于电炉，装置可以设置有通过来自加热器(例如，电阻加热器)的热传导或热辐射来加热对象的器件。例如，能够使用RTA (快速热退火)装置，例如，GRTA (气体快速热退火)装置或LRTA (灯快速热退火)装置。LRTA装置是通过从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯之类的灯发射出的光(电磁波)的辐射来加热对象的装置。GRTA装置是使用高温气体来进行热处理的装置。作为该气体，能够使用惰性气体(典型为诸如氩之类的稀有气体)或氮气。例如，第一热处理能够采用GRTA，在该热处理中将基板转移到加热至650Π00 的高温的惰性气体中，并且在那里加热若干分钟，然后将基板转移到加热至高温的惰性气体之外。GRTA使得短时间的高温热处理成为可能。在第一热处理中，优选的是在气氛中不含有水、氢等。另外，被引入热处理装置内的氮或稀有气体(例如，氦、氖或氩)优选地具有6N (99. 9999%)或更高的纯度，更优选地具有7N (99. 99999%)或更高的纯度(即，杂质的浓度是Ippm或更低，优选地为0. Ippm或更低)。注意，根据第一热处理的条件或者氧化物半导体层的材料，可以使氧化物半导体层412结晶成微晶或多晶。例如，氧化物半导体层可以结晶以变成具有80%或更高的结晶度的微晶氧化物半导体层。注意，岛状氧化物半导体层412可以是在第一热处理之后没有结晶的非晶氧化物半导体层。此外，岛状氧化物半导体层412可以变成其中微晶部分(晶粒直径为lnnT20nm (包括Inm和20nm)，典型为^mlnm (包括2nm和4nm))被混合到非晶氧化物半导体层中的氧化物半导体层。可以在被处理成岛状氧化物半导体层之前对氧化物半导体层执行氧化物半导体层的第一热处理。在这种情况下，在第一热处理之后，基板取出到热处理装置外并经受光刻步骤。虽然进行第一热处理主要是为了从氧化物半导体层去除诸如氢、水和羟基之类的杂质，但是它可能在氧化物半导体层中生成氧缺陷。因此，在第一热处理之后优选为用于供应氧的处理。特别地，例如可以执行在氧气氛或者含有氮和氧的气氛(氮与氧的体积比为4:1)中的热处理作为在第一热处理之后的氧化处理。此外，可以采用在氧气氛中的等离子体处理。对氧化物半导体层具有脱水或脱氢效果的热处理可以在下列时点中的任意时点进行在形成氧化物半导体层之后；在源极电极和漏极电极形成于氧化物半导体层上之后；以及在栅极绝缘层形成于源极电极和漏极电极上之后。然后，在绝缘层407和氧化物半导体层412之上形成导电膜。导电膜可以通过溅射法或真空蒸镀法来形成。作为导电膜的材料，能够给出诸如Al、Cu、Cr、Ta、Ti、Mo、W或Y之类的金属材料，包含任意所述金属材料的合金材料，导电性金属氧化物等。作为导电性金属氧化物，能够使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡合金(In2O3-SnO2,缩写为ΙΤ0)、氧化铟-氧化锌合金(In2O3-SiO)或者包含硅或氧化硅的金属氧化物材料。此外，可以使用其中添加了用于防止将会生成于Al膜内的小丘或须的生成的元素(例如，Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y)的Al材料。在这种情况下，耐热性能够得以提尚ο此外，导电膜可以具有单层结构或者两个或更多层的叠层结构。例如，能够给出含有硅的铝膜的单层结构；铝膜和堆叠于其上的钛膜的双层结构；钛膜、堆叠于其上的铝膜以及堆叠于其上的钛膜的三层结构。此外，可以采用其中堆叠了 Al、Cu等金属层以及Cr、Ta、Ti、Mo、W等难熔金属层的叠层结构。然后，通过第二光刻步骤，在导电膜之上形成抗蚀剂掩模，并且执行选择性蚀刻，由此形成第一电极41 和第二电极415b，然后，去除抗蚀剂掩模(参见图14B)。第一电极41 用作源极电极和漏极电极之一，而第二电极41 用作源极电极和漏极电极中的另一个。在此，优选地蚀刻第一电极41 和第二电极41 以使其具有锥形末端，因为形成于其上的栅极绝缘层的覆盖将得以改善。注意，用于形成第一电极41 和第二电极41 的抗蚀剂掩模可以通过喷墨法来形成。抗蚀剂掩模通过喷墨法来形成不使用光掩模；因而，能够降低制造成本。在本实施例中，作为第一电极41 和第二电极415b，150nm厚的钛膜通过溅射法来形成。注意，为了防止在导电膜的蚀刻中氧化物半导体层412被去除以及其下的绝缘层407被暴露，它们的材料以及导电膜的蚀刻条件需要适当地调整。因此，在本实施例中，将In-Ga-Zn-O类氧化物半导体用作氧化物半导体层412，将钛膜用作导电膜，将氨水-过氧化氢混合物(氨水、水及过氧化氢溶液的混合物)用作蚀刻剂，使得氧化物半导体层412的部分没有被蚀刻。但是，本发明并不仅限于此。氧化物半导体层412的部分可以通过第二光刻步骤被蚀刻，能够形成具有槽(凹陷部分)的氧化物半导体层。紫外光、KrF激光或ArF激光用于在第二光刻步骤中形成抗蚀剂掩模的曝光。后面将形成的晶体管的沟道长度L取决于在氧化物半导体层412之上彼此相邻的第一电极的下端与第二电极的下端之间的间隔的宽度。注意，当执行曝光以提供小于25nm的沟道长度L时，具有数纳米到数十纳米的极短波长的深紫外光被应用于在第二光刻步骤中形成抗蚀剂掩模的曝光。用深紫外光进行曝光导致高的分辨率和大的焦点深度。因此，后面将形成的晶体管的沟道长度L能够被设定为lOnnTlOOOnm (包括IOnm和lOOOnm)。在这种情况下，晶体管的操作速度的提高能够得以实现，此外，晶体管的功耗的降低能够由于极小的截止电流而得以实现。然后，栅极绝缘层402形成于绝缘层407、氧化物半导体层412、第一电极41 及第二电极41 之上(参见图14C)。栅极绝缘层402能够通过等离子体CVD法、溅射法等形成为具有包括氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层及氧化铝层中的任意层的单层结构或叠层结构。栅极绝缘层402优选地以使氢没有包含于栅极绝缘层402内的方式来形成。因而，栅极绝缘层402优选地通过溅射法来形成，在溅射法中氢能够在沉积期间于气氛内降低至很低的水平。在通过溅射法来形成氧化硅膜的情形中，将硅靶或石英靶子用作靶子，将氧或者氧和氩的混合气体用作溅射气体。栅极绝缘层402能够具有其中氧化硅层和氮化硅层堆叠于第一电极41 和第二电极41 之上的结构。例如，具有5nnT300nm (包括5nm和300nm)厚度的氧化硅层(SiOx(x>0))可以形成为第一栅极绝缘层，具有50nnT200nm(包括50nm和200歷)厚度的氮化硅层(SiNy (y>0))可以形成为在第一栅极绝缘层之上的第二栅极绝缘层以提供厚度为IOOnm的栅极绝缘层。在本实施例中，具有IOOnm厚度的氧化硅层通过RF溅射法在以下条件下形成压力为0. 4Pa，高频功率为1. 5kW，气氛为氧和氩(氧与氩的流速比为25sccm:2kccm=l:l)。然后，通过第三光刻步骤，形成抗蚀剂掩模，并执行选择性蚀刻，由此栅极绝缘层402的部分被部分去除；因而，达到第一电极41 和第二电极41 的开口 421a和421b得以形成(参见图14D)。注意，通过喷墨法形成抗蚀剂掩模不使用光掩模；因而，能够降低制造成本。然后，在导电膜形成于栅极绝缘层402之上以及于开口 421a和421b内之后，在第四光刻步骤中形成栅极电极411、第一布线41 和第二布线414b。栅极电极411、第一布线41 及第二布线414b能够使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料或者含有任意这些材料作为主要组分的合金材料形成为具有单层结构或叠层结构。栅极电极411、第一布线41 及第二布线414b的双层结构的具体示例包括包含铝层和其上的钼层的结构、包含铜层和其上的钼层的结构、包含铜层和其上的氮化钛层或氮化钽层的结构以及包含氮化钛层和其上的钼层的结构。三层结构的具体示例包括其中堆叠了钨层或氮化钨层、铝和硅或者铝和钛的合金层以及氮化钛层或钛层的结构。注意，栅极电极层能够使用透光性导电膜来形成。作为透光性导电膜，能够特别地给出透光性导电氧化物的膜。在本实施例中，作为栅极电极411、第一布线41 及第二布线414b，150nm厚的钛膜通过溅射法来形成。然后，在惰性气体气氛中或者在氧气气氛中执行第二热处理(优选地，在2000C "4000C (包括 200°C和 400°C )下，例如，在 250°C "350°C (包括 250°C和 350°C)下)。在本实施例中，第二热处理在氮气氛中于250°C下执行1小时。注意，第二热处理可以在保护绝缘层或平坦化绝缘层形成于晶体管410上之后执行。热处理可以进一步在空气中于100°C ^200°C (包括100°C和200°C )下执行1小时到30小时(包括1小时和30小时)。该热处理可以在固定的加热温度下执行，或者温度可以从室温上升到100°C ^200oC (包括100°C和200°C)的加热温度且从加热温度下降到室温，重复多次。此外，该热处理可以在氧化物绝缘层的形成之前于降低的压力下执行。在降低的压力下，加热时间能够得以缩短，这是优选的。通过上述工艺，能够形成包含其中降低了氢、湿气、氢化物及氢氧化物的浓度的高纯度氧化物半导体层412的晶体管410(参见图14E)。例如，晶体管410能用作实施例1中所描述的第一晶体管6401。
在晶体管410之上可以设置保护绝缘层或者用于平坦化的平坦化绝缘层。保护绝缘层能够形成为具有包括氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层及氧化铝层中的任意层的单层结构或叠层结构。平坦化绝缘层能够由耐热性有机材料来形成，例如，聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺或环氧树脂。作为这些有机材料的替代，还可以使用低介电常数材料(低k材料)、基于硅氧烷的树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。平坦化绝缘层可以通过堆叠由这些材料中的任意材料形成的多层绝缘膜而形成。在此，基于硅氧烷的树脂对应于利用基于硅氧烷的材料用作起始材料形成的包含Si-O-Si键的树脂。基于硅氧烷的树脂可以包括作为取代基的有机基团(例如烷基或芳基)或氟基。有机基团可以包括氟基。用于形成平坦化绝缘层的方法没有受到特别的限制。根据材料，平坦化绝缘层能够通过诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法或液排法(例如，喷墨法、丝网印刷或胶版印刷)之类的方法或者通过使用诸如刮胶刀、辊涂机、幕涂机、刮刀涂机等工具(装置)来形成。如上所述，通过在形成氧化物半导体层时去除残留于反应气氛中的湿气，可以降低氧化物半导体层中的氢和氢化物的浓度。截止电流能够通过在显示器件的显示部分的像素中使用本实施例中描述的包含氧化物半导体层的晶体管来降低。因此，存储电容器能够保持电压的时长能够得以延长；因而，能够降低用于显示静止图像等的功耗。此外，在显示静止图像时停止供应控制信号，由此能够进一步降低功耗。另外，静止图像和运动图像能够没有故障地切换。(实施例4)在本实施例中，将描述实施例1所描述的第一晶体管6401的结构示例以及其制造方法的示例。换言之，包含高纯度氧化物半导体的晶体管的结构示例以及其制造方法的示例将参照图15A到15E来描述。图15A到15E示出了晶体管的截面结构的示例。图15E所示的晶体管390是一种底栅结构并且还被称为反交错型晶体管。例如，晶体管390能够用作实施例1所描述的第一晶体管6401。注意，虽然晶体管390具有单栅极结构，但是本发明并不限于该结构。晶体管可以具有包括多个栅极电极和多个沟道形成区的多栅极结构。在基板394之上制造晶体管390的工艺将在下面参照图15A到15E来描述。首先，在基板394之上形成导电膜，然后通过第一光刻步骤来形成栅极电极391。优选的是所形成的栅极电极的末端部分是锥形，因为形成于其上的栅极绝缘层的覆盖得到了改善。注意，抗蚀剂掩模可以通过喷墨法来形成。通过喷墨法形成抗蚀剂掩模不使用光掩模；因而，能够降低制造成本。对于基板394的材料，能够采用与实施例3所描述的基板400的材料类似的材料。对于栅极电极391的材料和形成方法，能够采用与实施例3所描述的栅极电极411的材料和方法类似的材料和方法。注意，在基板394与栅极电极391之间可以设置用作基膜的绝缘膜。基膜具有防止杂质元素从基板394扩散的功能，并且能够形成为具有包括氮化硅膜、氧化硅膜、氮氧化硅膜及氧氮化硅膜中的一层或多层膜的单层结构或叠层结构。
然后，在栅极电极391之上形成栅极绝缘层397。栅极绝缘层397能够通过等离子体CVD法、溅射法等形成为具有包括氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层及氧化铝层中的任意层的单层结构或叠层结构。注意，为了防止栅极绝缘层397含有大量氢，栅极绝缘层397优选通过溅射法来形成。在通过溅射法形成氧化硅膜的情形中，将硅靶或石英靶子用作靶子，将氧或氧和氩的混合气体用作溅射气体。栅极绝缘层397能够具有其中氮化硅层和氧化硅层堆叠于栅极电极391之上的结构。例如，具有50nnT200nm (包括50nm和200nm)厚度的氮化硅层(SiNy (y>0))可以通过溅射法形成为第一栅极绝缘层，具有5nnT300nm (包括5nm和300nm)厚度的氧化硅层(SiOx(x>0))可以形成为在第一栅极绝缘层之上的第二栅极绝缘层以提供厚度为IOOnm的栅极
绝缘层。然后，在栅极绝缘层397之上形成具有2nnT200nm (包括2nm和200nm)厚度的氧化物半导体层393 (参见图15A)。对于氧化物半导体层393的材料和形成方法，能够采用与实施例3所描述的氧化物半导体层(岛状氧化物半导体层412)的材料和方法类似的材料和方法。作为在通过溅射法来形成氧化物半导体层393的情形中的沉积条件的示例，能够给出以下条件在基板与靶子之间的距离是100mm，压力是0. 6Pa，直流(DC)电源是0. 5kff,气氛是氧(氧气流的比例为100%)。注意，脉冲直流(DC)电源是优选的，因为在沉积时生成的粉末物质(也称为颗粒或灰尘)能够得以减少并且能够使膜厚度均勻。氧化物半导体层393的厚度优选为2nnT200nm (包括2nm和200nm)，优选地为5nnT30nm (包括5nm和30nm)。注意，氧化物半导体层的适合厚度根据材料而变化；因此，厚度可以根据材料来适当地确定。注意，在形成氧化物半导体层393之前，附着到栅极绝缘层397的表面的灰尘优选通过反溅射来去除，在反溅射中氩气被引入并且生成等离子体。此外，为了使氢、羟基及湿气可能尽可能少地包含于栅极绝缘层397和氧化物半导体层393内，优选的是栅极电极391形成于其上的基板394或者上至栅极绝缘层397的层形成于其上的基板394在溅射装置的预加热腔室内被预加热，作为用于膜形成的预处理，从而去除并排出吸附于基板394的诸如氢和湿气之类的杂质。预加热的温度可以是IOO0C "4000C (包括 100°C和 400°C)，优选地为 150°C "300°C (包括 150°C和 300°C)。作为排空装置，优选地在预加热腔室中设置低温泵。此外，还可以在保护绝缘层396形成之前对上至且包括第一电极39 和第二电极39 的层形成于其上的基板394类似地执行该预加热。然后，通过第二光刻步骤将氧化物半导体层处理成岛状氧化物半导体层399(参见图15B)。注意，对于岛状氧化物半导体层399的处理方法，能够采用与实施例3所描述的岛状氧化物半导体层412的处理方法类似的处理方法。注意，优选的是反溅射在后续步骤中形成导电膜之前执行，以便去除附着于氧化物半导体层399和栅极绝缘层397的表面上的抗蚀剂残留物等。然后，在栅极绝缘层397和氧化物半导体层399之上形成导电膜。导电膜可以通过溅射法或真空蒸镀法来形成。作为导电膜的材料，能够使用选自Al、Cr、Cu、Ta、Ti、Mo及W的元素；含有这些元素中的任意元素作为组分的合金；含有这些元素中的多种元素的组合的合金等。此外，可以使用选自锰、镁、锆、铍及钍的一种或多种材料。此外，可以使用透光性导电膜。作为透光性导电膜，能够特别地给出透光性导电氧化物的膜。此外，导电膜可以具有单层结构或者两个或更多层的叠层结构。例如，能够给出含有硅的铝膜的单层结构；铝膜和堆叠于其上的钛膜的双层结构；钛膜、堆叠于其上的铝膜及堆叠于其上的钛膜的三层结构。然后，通过第三光刻步骤，在导电膜之上形成抗蚀剂掩模，执行选择性蚀刻，由此形成第一电极39 和第二电极39 ，然后去除抗蚀剂掩模(参见图15C)。在此，为了防止在导电膜的蚀刻中氧化物半导体层399被去除以及其下的栅极绝缘层397被暴露，它们的材料以及导电膜的蚀刻条件需要适当地调整。因此，在本实施例中，将h-Ga-Si-O类氧化物半导体用作氧化物半导体层399，将钛膜用作导电膜，且将氨水-过氧化氢混合物(氨水、水和过氧化氢溶液的混合物)用作蚀刻剂，从而氧化物半导体层399的部分没有被蚀刻。但是，本发明并不仅限于此。氧化物半导体层399的部分可以通过第三光刻步骤来蚀刻，能够形成具有槽(凹陷部分)的氧化物半导体层。紫外光、KrF激光或ArF激光被应用于在第三光刻步骤中形成抗蚀剂掩模的曝光。后面将形成的晶体管的沟道长度L取决于在氧化物半导体层399之上彼此相邻的第一电极3%a的下端与第二电极3%b的下端之间的间隔的宽度。注意，当进行曝光以提供小于25nm的沟道长度L时，具有数纳米到数十纳米的极短波长的深紫外光被应用于在第三光刻步骤中形成抗蚀剂掩模的曝光。以深紫外光进行曝光导致高的分辨率和大的焦点深度。因此，后面将形成的晶体管的沟道长度L能够被设定为lOnnTlOOOnm (包括IOnm和lOOOnm)，这将导致电路的操作速度提高以及此外由于极小的截止电流引起的晶体管功耗的减小。此外，为了减少光刻步骤中使用的光掩模的数量以及减少光刻步骤的数量，蚀刻步骤可以利用多色调掩模来执行，多色调掩模是光透射过其中后具有多种强度的曝光掩模。使用多色调掩模形成的抗蚀剂掩模具有多种厚度且还能够通过被蚀刻而改变形状，因此能够应用于多个蚀刻步骤中以提供不同的图案。因此，对应于至少两种不同图案的抗蚀剂掩模能够使用一个多色调掩模来形成。因而，能够减少曝光掩模的数量，还能够减少相应的光刻步骤的数量，由此能够实现工艺的简化。另外，可以执行使用诸如N20、N2或Ar之类的气体的等离子体处理以去除吸附于氧化物半导体层399的暴露表面上的水等。等离子体处理可以使用氧和氩的混合气体来执行。在本实施例中，任一种等离子体处理被执行。然后，在等离子体处理之后，与暴露的氧化物半导体层399、第一电极3%a和第二电极3%b接触的保护绝缘层396在没有暴露于空气的情况下形成(参见图15D)。此时，优选的是保护绝缘层396在残留于处理腔室内的湿气被去除时形成，从而能够防止氧化物半导体层399和保护绝缘层396含有氢、羟基或湿气。为了去除残留于处理腔室内的湿气，优选地使用捕获型真空泵。例如，优选地使用低温泵、离子泵或钛升华泵。在以低温泵排空的腔室中，氢原子、含有氢原子的化合物(例如，水(H2O))等被排尽。因此，能够降低包含于在处理腔室中形成的保护绝缘层396内的杂质的浓度。在本实施例中，氧化物绝缘层形成为保护绝缘层396。为了形成保护绝缘层396，上至岛状氧化物半导体层399、第一电极39 和第二电极39 的层形成于其上的基板394保持于室温或者加热到低于100°C的温度，包含其中去除了氢和湿气的高纯度氧的溅射气体被引入并且使用硅半导体靶子，由此形成氧化硅层。注意，代替氧化硅层，能够使用氧氮化硅层、氧化铝层、氧氮化铝层等作为氧化物绝缘层。例如，氧化硅层在下列条件下通过脉冲DC溅射法来形成使用具有6N纯度(电阻率为0. 01 Ω cm)的硼掺杂硅靶，在基板与靶子之间的距离(T-S距离)为89mm ；压力为0. 4Pa,直流(DC)电源为6kW，气氛为氧(氧气流的比例为100%)。氧化硅层的厚度为300nm。注意，代替硅靶，能够使用石英(优选为人造石英)。作为溅射气体，可以使用氧气或者氧和氩的混合气体。此外，热处理优选地在保护绝缘层396和氧化物半导体层399彼此接触的同时于IOO0C ^400oC (包括100°C和400°C)下执行。通过热处理，氧化物半导体层399所含有的诸如氢、湿气、羟基或氢化物之类的杂质扩散到保护绝缘层396内，使得包含于氧化物半导体层399内的杂质可以进一步减少。通过上述工艺，能够形成包含其中降低了氢、湿气、羟基和氢氧化物的浓度的氧化物半导体层392的晶体管390 (参见图15E)。如本实施例所述，通过在氧化物半导体层形成时去除残留于反应气氛内的湿气，能够降低氧化物半导体层中的氢和氢化物的浓度。结果，能够获得本征的或实质上本征的半导体。注意，绝缘层可以另外设置于保护绝缘层396之上。在本实施例中，保护绝缘层398被形成于保护绝缘层396之上。作为绝缘层398，可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。为了形成绝缘层398，将上至保护绝缘层396的层形成于其上的基板394加热到IOO0C、00°C的温度，引入包含从中去除了氢和湿气的高纯度氮的溅射气体，以及使用硅半导体靶子，由此形成氮化硅膜。在该步骤中，也优选的是绝缘层398在去除残留于处理腔室内的湿气时形成，如同在保护绝缘层396的情形中那样。通过在沉积绝缘层398时将基板394加热到100°C、00°C，氧化物半导体层399内的氢或湿气能够扩散到绝缘层398内。在这种情况下，热处理不一定直接在保护绝缘层396的形成之后执行。在将氧化硅层形成为保护绝缘层396以及将氮化硅层形成为绝缘层398的情形中，氧化硅层和氮化硅层能够在同一处理腔室内使用同一硅靶来形成。首先，引入包含氧的蚀刻气体并使用设置于处理腔室内的硅靶形成氧化硅层，然后将蚀刻气体切换为包含氮的蚀刻气体且使用同一硅靶来形成氮化硅层。由于氧化硅层和氮化硅层能够在不暴露于空气的情况下连续地形成，因而能够防止诸如氢或湿气之类的杂质被吸收于氧化硅层的表面上。注意，在将氧化硅层形成为保护绝缘层396以及将氮化硅层形成于其上作为绝缘层398之后，优选地执行用于使氧化物半导体层内的氢或湿气扩散到氧化物绝缘层内的热处理(在100°C、00°C的温度下)。在保护绝缘层396形成之后，热处理可以进一步在空气中于100°C ^200°C (包括100°C和200°C)下执行1小时到30小时(包括1小时和30小时)。该热处理可以在固定的加热温度下执行，或者温度可以从室温升高至100°C ^200oC (包括100°C和200°C)的加热温度并且从加热温度降低至室温，重复多次。此外，该热处理可以在氧化物绝缘层形成之前于降低的压力下执行。在降低的压力之下，加热时间能够得以缩短。由于上述工艺能够在400°C或更低的温度下执行，因而该工艺能够优选地应用于使用具有大于Im的边长以及Imm或更小的厚度的玻璃基板的制造工艺。另外，由于整个工艺能够在400°C或更低的处理温度下执行，因而显示面板能够以降低的能耗来制造。截止电流能够通过在显示器件的显示部分的像素中使用本实施例中描述的包含氧化物半导体层的晶体管来降低。因此，存储电容器能够保持电压的时长能够得以延长；因而，能够降低用于显示静止图像等的功耗。此外，控制信号在显示静止图像时被停止供应，由此能够进一步降低功耗。另外，静止图像和运动图像能够没有故障地切换。(实施例5)在本实施例中，将描述实施例1所描述的第一晶体管6401的结构示例以及其制造方法的示例。换言之，包含高纯度氧化物半导体的晶体管的结构示例以及其制造方法的示例将参照图16A到16D来描述。图16A到16D示出了晶体管的截面结构的示例。图16A到16D所示的晶体管360是一种称为沟道保护型(沟道停止型)的底栅结构类型，并且也称为反交错型晶体管。晶体管360能够用作实施例1所描述的第一晶体管6401。注意，虽然晶体管360具有单栅极结构，但是本发明并不限于该结构。晶体管可以具有包括多个栅极电极和多个沟道形成区的多栅极结构。在基板320之上制造晶体管360的工艺将在下面参照图16A到16D来描述。首先，在基板320之上形成导电膜，然后通过第一光刻步骤来形成栅极电极361。对于基板320的材料，能够采用与实施例4所描述的基板394的材料类似的材料。对于栅极电极361的材料和形成方法，能够采用与实施例4所描述的栅极电极391的材料和方法类似的材料和方法。然后，在栅极电极361之上形成栅极绝缘层322。对于栅极绝缘层322的材料，能够采用与实施例4所描述的栅极绝缘层397的材料类似的材料。在本实施例中，具有IOOnm或更小的厚度的氧氮化硅层通过等离子体CVD法形成为栅极绝缘层322。然后，具有2ηπΓ200ηπι (包括2nm和200nm)厚度的氧化物半导体层形成于栅极绝缘层322之上并通过第二光刻步骤处理成岛状氧化物半导体层。对于岛状氧化物半导体层的材料和形成方法，能够采用与实施例4所描述的岛状氧化物半导体层399的材料和方法类似的材料和方法。在本实施例中，氧化物半导体层通过使用h-Ga-ai-Ο类氧化物半导体靶子的溅射法来形成。然后，执行氧化物半导体层的脱水或脱氢。用于脱水或脱氢的第一热处理的温度是400°C 750°C (包括400°C和750°C)，优选地为400°C或更高且低于基板的应变点。在此，将基板放置于作为一种热处理装置的电炉内，并且在氮气氛中于450°C下对氧化物半导体层执行1小时的热处理。之后，防止氧化物半导体层暴露于空气中和再次包含水或氢；从而获得氧化物半导体层332 (参见图16A)。然后，使用诸如队0、队或Ar之类的气体来执行等离子体处理。通过该等离子体处理，去除了氧化物半导体层的暴露表面所吸收的水等。等离子体处理可以使用氧和氩的混合气体来执行。然后，在栅极绝缘层322和氧化物半导体层332之上形成氧化物绝缘层。然后，通过第三光刻步骤，形成抗蚀剂掩模，并且执行选择性蚀刻，由此形成氧化物绝缘层366，然后去除抗蚀剂掩模。
在本实施例中，200nm厚的氧化硅膜通过溅射法形成为氧化物绝缘层366。在膜形成中的基板温度可以是室温到300°C (包括室温和300°C)，在本实施例中，基板温度为100°C。氧化硅膜能够通过溅射法在稀有气体(典型为氩)气氛、氧气氛或者含有稀有气体(典型为氩)和氧的气氛中形成。作为靶子，能够使用氧化硅靶子或硅靶。例如，利用硅靶，氧化硅膜能够通过溅射法在氧和氮的气氛中形成。形成为与氧化物半导体层接触的氧化物绝缘层366使用不包含诸如湿气、氢离子或Off之类的杂质并且防止它们从外部进入的无机绝缘膜来形成；例如，典型地能够使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜等。此时，优选的是氧化物绝缘层366在去除残留于处理腔室内的湿气时形成，从而能够防止氧化物半导体层322和氧化物绝缘层366包含氢、羟基或湿气。对于用于去除残留于处理腔室内的湿气的方法，能够采用其他实施例所描述的方法。然后，第二热处理(优选地，在200°C 400°C (包括200°C和400°C )下，例如，在2500C ^3500C (包括250°C和350°C )下)优选地在惰性气体气氛中或者在氧气气氛中执行。例如，第二热处理在氮气氛中于250°C下执行1小时。在第二热处理中，氧化物半导体层的一部分(沟道形成区)在与氧化物绝缘层366接触的同时被加热。在本实施例中，在氮、惰性气体气氛中或者在降低的压力下对氧化物半导体层332的没有覆盖氧化物绝缘层366的区域执行热处理。通过在氮、惰性气体气氛中或者在降低的压力下的热处理，使氧化物半导体层332的没有覆盖氧化物绝缘层366的区域脱氢并进入氧缺陷状态，由此降低电阻。例如，热处理可以在氮气氛中于250°C下执行1小时。通过在氮气氛中对其上形成有氧化物绝缘层366的氧化物半导体层332进行的热处理，氧化物半导体层332的暴露区域的电阻得以降低；因而，包括具有不同电阻的区域(如图16B中的阴影区及空白区所示)的氧化物半导体层362被形成。然后，在栅极绝缘层322、氧化物半导体层362和氧化物绝缘层366之上形成导电膜。之后，通过第四光刻步骤，形成抗蚀剂掩模，并且执行选择性蚀刻以形成第一电极36 和第二电极36恥。然后，去除抗蚀剂掩模(参见图16C)。作为第一电极36 和第二电极36 的材料，能够给出选自Al、Cr、Cu、Ta、Ti、Mo及W的元素，含有这些元素中的任意元素作为组分的合金，含有这些元素中的任意元素的组合的合金膜等。此外，金属导电膜还可以具有单层结构或者两个或更多层的叠层结构。通过上述步骤，在沉积之后对氧化物半导体层执行用于脱水或脱氢的热处理以降低电阻，然后，选择性地使部分氧化物半导体层进入过氧状态。结果，与栅极电极361交叠的沟道形成区363变成了 i型区域。另外，与第一电极36 交叠的低电阻源极区36 ，以及与第二电极36 交叠的低电阻漏极区364b按照自对准的方式来形成。通过上述步骤，晶体管360被形成。热处理可以在空气中于100°C ^200°C (包括100°C和200°C )下进一步执行1小时到30小时(包括1小时和30小时)。在本实施例中，热处理在150°C下执行10小时。该热处理可以在固定的加热温度下执行，或者温度可以从室温升高至100°C 200°C (包括100°C和200°C)的加热温度以及从加热温度降低至室温，重复多次。此外，该热处理可以在氧化物绝缘膜形成之前于降低的压力下执行。在降低的压力下，加热时间能够得以缩短。通过在氧化物半导体层的与第二电极36 (或第一电极36 )交叠的部分内形成低电阻的漏极区364b (或低电阻的源极区36 ),能够提高晶体管的可靠性。特别地，通过
40形成低电阻的漏极区364b，电导率能够从漏极电极向低电阻的漏极区364b和沟道形成区363阶梯式改变。因此，在第二电极36 与用于供应高电源电位VDD的布线连接时操作晶体管的情况下，即使在栅极电极361和第二电极36 之间施加高电场，低电阻的漏极区用作缓冲且高电场不会局部地施加；因而，能够提高晶体管的击穿电压。然后，在第一电极36 、第二电极36 及氧化物绝缘层366之上形成保护绝缘层323。在本实施例中，保护绝缘层323使用氮化硅膜来形成(参见图16D)。截止电流能够通过在显示器件的显示部分的像素内使用本实施例描述的包含氧化物半导体层的晶体管来降低。因此，存储电容器能够保持电压的时长能够得以延长；因而能够降低用于显示静止图像等的功耗。此外，控制信号在显示静止图像时被停止供应，由此能够进一步降低功耗。另外，静止图像和运动图像能够没有故障地切换。(实施例6)在本实施例中，将描述能够应用于本说明书所公开的显示器件的晶体管的另一示例。在本实施例中的晶体管350能够用作例如实施例1所描述的像素部分的每个像素中的晶体管6401。虽然图17D中的晶体管350具有单栅极结构，但是本发明并不仅限于该结构。晶体管可以具有包括多个栅极电极和多个沟道形成区的多栅极结构。在基板340之上制造晶体管350的工艺将在下面参照图17A到17D来描述。首先，在基板340之上形成导电膜，然后通过第一光刻步骤来形成栅极电极351。在本实施例中，150nm厚的钨膜通过溅射法形成为栅极电极351。然后，在栅极电极351之上形成栅极绝缘层342。在本实施例中，具有IOOnm或更小的厚度的氧氮化硅膜通过等离子体CVD法形成为栅极绝缘层342。然后，在栅极绝缘层342之上形成导电膜。通过第二光刻步骤，在导电膜之上形成抗蚀剂掩模，并且执行选择性蚀刻，由此形成源极电极35 和漏极电极35 ，然后去除抗蚀剂掩模(参见图17A)。然后，形成氧化物半导体层345(参见图17B)。在本实施例中，氧化物半导体层345通过使用^-Ga-Si-O类金属氧化物靶子的溅射法来形成。然后，通过第三光刻步骤将氧化物半导体层345处理成岛状氧化物半导体层。在形成氧化物半导体层345的步骤中，优选的是氧化物半导体层345在去除残留于处理腔室内的湿气时形成，从而能够防止氧化物半导体层345包含氢、羟基或湿气。对于用于去除残留于处理腔室内的湿气的方法，能够采用其他实施例所描述的方法。然后，对氧化物半导体层执行用于脱水或脱氢的第一处理。第一热处理的温度是4000C ^7500C (包括400°C和750°C)，优选地为400°C或更高且低于基板的应变点。在此，将基板放置于作为一种热处理装置的电炉内，并且在氮气氛中于450°C下对氧化物半导体层执行1小时的热处理。之后，防止氧化物半导体层暴露于空气以及再次包含水或氢；因而获得了氧化物半导体层346 (参见图17C)。第一热处理能够采用GRTA，在该热处理中将基板转移至加热到650°C ^700°C的高温的惰性气体中，并在那里加热若干分钟，然后将基板转移至加热到高温的惰性气体之外。然后，氧化物绝缘层356形成为与氧化物半导体层346接触。氧化物绝缘层356能够通过没有将诸如水或氢之类的杂质混合到氧化物绝缘层356内的方法(例如，溅射法)适当地形成为具有Inm或更大的厚度。当在氧化物绝缘层356内含有氢时，会导致氢进入氧化物半导体层或者通过氢提取出氧化物半导体层内的氧，从而氧化物半导体层的背沟道变成具有低电阻(具有η型)，由此可能形成寄生沟道。因此，重要的是通过尽可能多地减少包含于氧化物绝缘层356内的氢的方法来形成氧化物绝缘层356。注意，对于氧化物绝缘层356的材料和形成方法，能够采用与实施例4所描述的氧化物绝缘层396的材料和方法类似的材料和方法。然后，第二热处理(优选地，在200°C 400°C (包括200°C和400°C )下，例如，在2500C ^3500C (包括250°C和350°C)下)在惰性气体气氛中或者在氧气气氛中执行。例如，第二热处理在氮气氛中于250°C下执行1小时。在第二热处理中，氧化物半导体层在与氧化物绝缘层356接触的情况下被加热。通过上述步骤，在沉积之后对氧化物半导体层执行用于脱水或脱氢的热处理以降低电阻，然后使氧化物半导体层进入过氧状态。结果，形成了 i型氧化物半导体层352。通过以上步骤，形成了晶体管350。热处理可以在空气中于100°C ^200°C (包括100°C和200°C )下进一步执行1小时到30小时(包括1小时和30小时)。在本实施例中，热处理在150°C下执行10小时。该热处理可以在固定的加热温度下执行，或者温度可以从室温升高至100°C 200°C (包括100°C和200°C)的加热温度以及从加热温度降低至室温，重复多次。此外，该热处理可以在氧化物绝缘膜形成之前于降低的压力下执行。在降低的压力下，加热时间能够得以缩短。以该热处理，氢被从氧化物半导体层引入氧化物绝缘层；因而，能够获得常关型晶体管。因而，能够提高显示器件的可靠性。注意，在氧化物绝缘层356之上可以另外设置绝缘层。在本实施例中，绝缘层343形成于氧化物绝缘层356之上(参见图17D)。对于绝缘层343的材料和形成方法，能够采用与实施例4所描述的保护绝缘层398的材料和方法类似的材料和方法。此外，为了使绝缘层343之上的表面平坦化，可以设置平坦化绝缘层。截止电流能够通过在显示器件的显示部分的像素中使用本实施例描述的包含氧化物半导体层的晶体管来降低。因此，存储电容器能够保持电压的时长能够得以延长；因而，能够降低用于显示静止图像等的功耗。此外，控制信号在显示静止图像时被停止供应，由此能够进一步降低功耗。另外，静止图像和运动图像能够没有故障地切换。(实施例7)在本实施例中，将描述其中发光层设置于像素部分内的显示器件的一种实施例。图18是具有底发光结构的像素部分的截面图并示出了设置在像素中的晶体管(驱动晶体管)7211以及与晶体管7211电连接的发光元件7212的截面。在晶体管7211中，绝缘层、氧化物半导体层、源极和漏极电极层、栅极绝缘层及栅极电极层被设置于基板之上，布线层设置成与源极和漏极电极层电连接。此外，绝缘层7231形成为覆盖晶体管7211，具有开口的发光层7233设置于绝缘层7231之上。此外，透光性导电膜7217形成于位于发光层7233上的外涂层7234及绝缘层7235之上。注意，晶体管7211的漏极电极7230与导电膜7217通过形成于发光层7233、外涂层7234、绝缘层7235及绝缘层7231内的开口彼此电连接。此外，发光元件7212的第一电极7213设置于导电膜7217上并与其接触。注意，发光层7212具有其中电致发光层7214插入在第一电极7213和第二电极7215之间，且阻挡层7216设置于第二电极7215之上的结构。注意，晶体管7211和发光元件7212能够通过实施例3到6所描述的方法来形成。因此，在此没有给出详细的描述。发光层7233含有发光材料并且存储从与其相邻的发光元件发射出的光。在相邻的发光元件停止发光之后，包含于发光层7233内的发光材料继续发光。在本实施例中，使用铜活化的硫化锌(ZnS = Cu)作为发光材料。作为选择，能够使用其中活化剂被添加到作为基材料的硫化物(例如，硫化锶(SrS))的磷光体或者其中添加稀土元素作为活化剂的碱土金属铝酸盐。其中添加稀土元素作为活化剂的碱土金属铝酸盐的具体示例是CaAl204:Eu、CaAl2O4 = NcU Sr4Al14O25:Eu、Sr4Al14O25:Dy、SrAl2O4:Eu 和 ArAl204:Dy。注意，在发光材料为无机颗粒的情况下，如果晶粒尺寸为Inm或更小，则可能损失光存储性能，如果晶粒尺寸为10 μ m或更大，则可能降低发光层的平面性，这会妨碍发光元件的形成。因此，如果使用无机颗粒的话，则晶粒直径优选为InnTlOym (包括Inm和10 μ m)。发光层7233保持发光的时长能够根据发光材料的类型而改变。换言之，发光层7233保持发光的时长，即，余辉时间取决于发光材料的种类；因此，根据计划目的来选择材料。例如，对于包含不需要频繁地重写显示内容的显示器件的电子器件(即电子纸)，优选地选择余辉时间长的发光材料。此外，对于包含需要相对频繁地重写显示内容的显示器件的电子器件(即，电视)，优选地选择余辉时间短的发光材料。另外，发光层7233可以包含粘合剂聚合物。当发光层7233包含粘合剂聚合物时，发光层7233能够使用发光材料分散于其中的分散液，且通过适当选择的滴排法(例如，喷墨法)、印刷法、旋涂法、使用光刻技术的蚀刻法等来形成。另外，为了使发光层7233的表面粗糙度平坦化，发光层7233的表面优选地以外涂层7234来覆盖。此外，外涂层7234优选地以绝缘层7235来覆盖。注意，在图18中，形成于外涂层7234和保护绝缘层7235内并且达到漏极电极7230的接触孔位于与分隔部7219交叠的位置。注意，设置发光层7233的位置并不限于在显示器件的用户与发光元件之间的位置。例如，具有其中EL层夹在一对透光性电极之间的双发光结构的发光元件具有透光性质。在发光元件具有透光性质的情况下，发光层7233能够被布置在发光层的与显示器件用户一侧相反的表面侧。换言之，发光元件能够被设置于发光层与显示器件的用户之间。当发光元件被设置于显示器件的用户与发光层之间时，光存储层不一定需要具有透光性质。因而，能够从范围广泛的材料中选择发光材料。特别地，能够使用具有100 μ m或更小的晶粒尺寸的发光材料。如上所述，本实施例所描述的显示器件包括在像素部分内的发光层以及包含高纯度氧化物半导体层的晶体管。在具有除了具有降低的截止电流的晶体管外还包括发光层的像素的显示器件中，即使在发光元件的发光间隔长时，闪变也不显著。换言之，在本实施例中的显示器件能够降低功耗并且具有优良的静止图像显示质量。(实施例8)在本实施例中，将描述包括上述实施例所描述的显示器件的电子器件的特定示例。注意，能够应用本发明的电子器件并不仅限于下面的特定示例。
图19A所示的电子器件是便携式游戏机，该便携式游戏机包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636、存储介质读取部分9672等。便携式游戏机可以具有读取存储于存储介质内的程序或数据以将其显示于显示部分上的功能，以及通过无线通信与别的便携式游戏机共享数据的功能。注意，除了以上给出的功能之外，便携式游戏机还能够具有多种功能。图19B所示的电子器件是数码相机，该数码相机包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636、快门按钮9676、图像接收部分9677等。数码相机可以具有拍摄静止图像和/或运动图像的功能，自动地或手动地校准所拍摄的图像的功能，将所拍摄的图像数据存储于存储元件内的功能，将所拍摄的图像数据显示于显示部分上的功能，电视接收功能等。注意，除了以上给出的功能之外，数码相机还能够具有多种功能。图19C所示的电子器件是电视接收器，该电视接收器包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636等。电视机可以具有将电视电波转换成图像信号的功能，将图像信号转换成用于显示的信号的功能，转换图像信号的帧频的功能等。注意，除了以上给出的功能之外，电视接收器还能够具有多种功能。图20A所示的电子器件是计算机，该计算机包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636、指向装置9681、外部连接端口 9680等。计算机可以具有在显示部分上显示各种信息(例如，静止图像、运动图像及文字)的功能，以各种软件(程序)来控制处理的功能、通信功能(例如，无线通信或有线通信)，以通信功能与各种计算机网络连接的功能，以通信功能发送或接收各种数据的功能等。注意，除了以上给出的功能之外，计算机还能够具有多种功能。图20B所示的电子器件是移动电话，该移动电话包括外壳9630、显示部分9631、扬声器9633、操作键9635、麦克风9638等。移动电话可以具有在显示部分上显示多种数据(例如，静止图像、运动图像及文字)的功能，在显示部分上显示日历、日期、时间等的功能，用于管理或编辑显示于显示部分上的数据的功能，以各种软件(程序)来控制处理的功能等。注意，除了以上给出的功能之外，移动电话还能够具有多种功能。图20C所示的电子器件是电子纸，该电子纸包括外壳9630、显示部分9631、操作键9635等。电子纸可以具有在显示部分上显示各种数据(例如，静止图像、运动图像及文字)的功能，在显示部分上显示日历、日期、时间等的功能，用于管理或编辑显示于显示部分上的数据的功能，以各种软件(程序)来控制处理的功能等。注意，除了以上给出的功能之外，电子纸还能够具有多种功能。例如，电子纸能够特别地应用于电子书阅读器(也称为e书阅读器)、海报及交通工具(例如，火车)内的广告牌。图20D所示的电子器件是数码相框，该数码相框具有结合于外壳9701中的显示部分9703。显示部分9703能够显示各种图像。例如，显示部分9703能够显示以数码相机等拍摄的图像数据并且起到如普通相框那样的作用。注意，数码相框设置有操作部分、外部连接端子(例如，USB端子以及可与各种线缆(例如，USB线缆)连接的端子)、存储介质插入部分等。虽然可以将这些构件设置于与显示部分相同的表面上，但是出于设计美观性起见，优选的是将它们设置于侧面或背面。例如，将存储以数码相机拍摄的图像数据的存储介质插入数码相框的存储介质插入部分内并且加载数据，由此能够在显示部分9703上显示图像。
数码相框可以具有允许通过无线通信来接收和发送数据的功能。在这种情况下，通过无线通信，能够将所期望的图像数据装载到数码相框以用于显示。注意，除了以上给出的功能之外，数码相框还能够具有多种功能。通过将作为本发明的一种实施例的显示器件用于那些电子器件，用于显示静止图像等的功耗能够得以降低。因此，当作为本发明的一种实施例的显示器件被应用于与运动图像相比更多地显示静止图像的电子器件(例如，数码相机、电子纸和数码相框)时，功耗的降低效果是显著的，这是特别优选的。本申请基于在2009年11月13日向日本专利局提交的日本专利申请序列号No. 2009-259818以及在2009年12月8日向日本专利局提交的日本专利申请序列号No. 2009-278995，其全部内容通过引用合并于此。
权利要求
1.一种显示器件，包括像素部分，包括多个像素，每个像素包括第一晶体管、第二晶体管以及具有一对电极的发光元件，其中，所述第一晶体管的第一栅极与扫描线电连接，所述第一晶体管的第一源极和第一漏极之一与信号线电连接，所述第一晶体管的第一源极和第一漏极中的另ー个与所述第 ニ晶体管的第二栅极电连接，其中，所述第二晶体管的第二源极和第二漏极之一与电源线电连接，所述第二晶体管的第二源极和第二漏极中的另ー个与所述发光元件的一对电极中的ー个电极电连接，且其中，所述第一晶体管包括其氢浓度为5X IO1Vcm3或更小的第一氧化物半导体层。
2.根据权利要求1所述的显示器件，其中所述显示器件显示静止图像的时段包括停止向所述像素部分内的全部所述扫描线输出信号的时段。
3.根据权利要求1所述的显示器件，其中所述多个像素每个还包括发光层。
4.根据权利要求1所述的显示器件，其中所述第一氧化物半导体层的载流子浓度小于 IXlO1Vcm3O
5.根据权利要求1所述的显示器件，其中所述第一氧化物半导体层的带隙为2eV或更大。
6.根据权利要求1所述的显示器件，其中所述第二晶体管包括其氢浓度为5X IO1Vcm3 或更小的第二氧化物半导体层。
7.根据权利要求1所述的显示器件，其中所述第二晶体管包括多晶硅层。
8.一种电子器件，包括根据权利要求1所述的显示器件。
9.一种显示器件，包括像素部分，包括多个像素，每个像素包括第一晶体管、第二晶体管以及具有一对电极的发光元件；驱动电路部分，用于驱动所述像素部分；信号发生电路，用于生成对所述驱动电路部分进行驱动的控制信号以及供应给所述多个像素的图像信号；存储电路，用于存储各个帧周期的图像信号；比较电路，用于检测在存储于所述存储电路内的所述各个帧周期的图像信号当中的连续帧周期的图像信号之间的差异；选择电路，用于在所述比较电路检测到差异时选择并输出所述连续帧周期的图像信号；以及显示控制电路，用于在所述比较电路检测到差异时将所述控制信号和由所述选择电路输出的所述图像信号供应给所述驱动电路部分，并且在所述比较电路没有检测到差异时停止给所述驱动电路部分供应所述控制信号，其中所述第一晶体管的第一栅极与扫描线电连接，所述第一晶体管的第一源极和第一漏极之一与信号线电连接，所述第一晶体管的第一源极和第一漏极中的另ー个与所述第二晶体管的第二栅极电连接，其中所述第二晶体管的第二源极和第二漏极之一与电源线电连接，所述第二晶体管的第二源极和第二漏极中的另ー个与所述发光元件的一对电极中的ー个电极电连接，且其中所述第一晶体管包括其氢浓度为5X IO1Vcm3或更小的第一氧化物半导体层。
10.根据权利要求9所述的显示器件，其中所述显示器件显示静止图像的时段包括停止向所述像素部分内的全部所述扫描线输出信号的时段。
11.根据权利要求9所述的显示器件，其中所述控制信号是高电源电位、低电源电位、 时钟信号、启动脉冲信号或复位信号。
12.根据权利要求9所述的显示器件，其中所述多个像素每个还包括发光层。
13.根据权利要求9所述的显示器件，其中所述第一氧化物半导体层的载流子浓度小于 IXlO1Vcm3O
14.根据权利要求9所述的显示器件，其中所述第一氧化物半导体层的带隙为^5V或更大。
15.根据权利要求9所述的显示器件，其中所述第二晶体管包括其氢浓度为5X1019/ cm3或更小的第二氧化物半导体层。
16.根据权利要求9所述的显示器件，其中所述第二晶体管包括多晶硅层。
17.一种电子器件，包括根据权利要求9所述的显示器件。
18.一种显示器件，包括像素部分，包括多个像素，每个像素包括第一晶体管、第二晶体管及发光元件； 驱动电路部分，用于驱动所述像素部分；信号发生电路，用于产生用于驱动所述驱动电路部分的控制信号和将被供应到所述驱动电路部分的图像信号；存储电路，用于存储各个帧周期的图像信号；比较电路，用于检测并输出在存储于所述存储电路内的所述各个帧周期的图像信号当中的连续帧周期的图像信号之间的差异；选择电路，用于根据所述比较电路的输出来输出所述将被供应到所述驱动电路部分的图像信号；以及显示控制电路，用于根据所述比较电路的输出来控制到所述驱动电路部分的、来自于所述信号发生电路的所述控制信号和从所述选择电路输出的所述图像信号， 其中所述第一晶体管包括第一氧化物半导体层。
19.根据权利要求18所述的显示器件，其中所述显示控制电路配置为根据所述比较电路的输出而不将所述控制信号输出到所述驱动电路部分。
20.根据权利要求18所述的显示器件，其中所述控制信号是高电源电位、低电源电位、 时钟信号、启动脉冲信号或复位信号。
21.根据权利要求18所述的显示器件，其中所述多个像素每个还包括发光层。
22.根据权利要求18所述的显示器件，其中所述第一氧化物半导体层的载流子浓度小于 IXlO1Vcm3O
23.根据权利要求18所述的显示器件，其中所述第一氧化物半导体层的带隙为2eV或更大。
24.根据权利要求18所述的显示器件，其中所述第二晶体管包括其氢浓度为5X IO19/ cm3或更小的第二氧化物半导体层。
25.根据权利要求18所述的显示器件，其中所述第二晶体管包括多晶硅层。
26. 一种电子器件，包括根据权利要求18所述的显示器件。
全文摘要
一种显示器件包括包含多个像素的像素部分，每个像素都包括第一晶体管、第二晶体管及发光元件，在该显示器件中，第一晶体管的栅极与扫描线电连接，第一晶体管的源极和漏极之一与信号线电连接，第一晶体管的源极和漏极中的另一个与第二晶体管的栅极电连接；第二晶体管的源极和漏极之一与电源线电连接，它们中的另一个与发光元件电连接，第一晶体管包括氧化物半导体层。显示器件显示静止图像的时段包括其中停止向像素部分内的全部扫描线输出信号的时段。
文档编号G09G3/20GK102598095SQ20108005172
公开日2012年7月18日 申请日期2010年10月22日 优先权日2009年11月13日
发明者山崎舜平, 高桥圭 申请人:株式会社半导体能源研究所