半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件以及显示装置，所述半导体器件具有使用晶体管控制向负载供应的电流的功能，所述显示装置包括由其亮度根据信号而改变的电流驱动显示元件形成的像素、以及驱动该像素的信号线驱动电路或扫描线驱动电路。本发明还涉及其驱动方法。此外，本发明还涉及在其显示部分具有所述显示装置的电子设备。
背景技术：
近年来，将电致发光(EL=Electro Luminescence)等的发光元件用于像素的自发光显示装置，即所谓的发光器件引人注目。作为用于这种自发光显示装置的发光元件，有机发光二极管0)LED Organic Light Emitting Diode)和EL元件引人注目，并且已经应用于 EL显示器等。由于这些发光元件自身发光，所以它们的像素的可见度比液晶显示器好，因而不需要背光灯。此外，它们具有响应速度快等优点。注意，在很多情况下，发光元件的亮度由流过发光元件的电流值控制。另外，正在展开对在每个像素中提供有控制发光元件的发光的晶体管的有源矩阵显示装置的开发。有源矩阵型显示装置被期望着能实用化，因为不仅它实现了无源矩阵型显示装置难以实现的高清晰度和大屏幕的显示，而且它在比无源矩阵显示装置耗电量更低的情况下工作。图50中示出了现有的有源矩阵型显示装置的像素结构(参见专利文献1)。图50 中所示的像素具有薄膜晶体管(TFT)11、TFT12、电容元件13、以及发光元件14，并且连接到信号线15及扫描线16。注意，电源电位Vdd供应给TFT12的源电极或漏电极、以及电容元件13的一个电极，并且接地电位供应给发光元件14的对置电极。此时，当将非晶硅用于控制供应给发光元件14的电流值的TFT12的半导体层，即驱动TFT的半导体层时，会由于劣化等造成阈值电压(Vth)的改变。在此情况下，尽管通过信号线15向不同的像素施加相同的电位，在每个像素中流过发光元件14的电流却不同，并且显示亮度根据像素变得不均勻。注意，在将多晶硅用于驱动TFT的半导体层的情况下，晶体管的特性也会劣化或发生不均勻性。专利文献2中提出了使用图51的像素的工作方法，以便改善上述问题。图51中所示的像素包括晶体管21、控制向发光元件对供应的电流值的驱动晶体管22、电容元件23 和发光元件24，并且所述像素连接到信号线25和扫描线26。注意，驱动晶体管22是NMOS 晶体管，对驱动晶体管22的源电极或漏电极供应接地电位，并且对发光元件M的对置电极供应Vca。图52中示出了上述像素工作的时序图。在图52中，将一个帧周期分成初始化周期31、阈值电压(Vth)写入周期32、数据写入周期33、以及发光周期34。注意，一个帧周期相当于显示一个画面的图像的周期，并且将初始化周期、阈值电压(Vth)写入周期及数据写入周期统称为地址周期。首先，在阈值电压写入周期32中，将驱动晶体管22的阈值电压写入到电容元件23 中。之后，在数据写入周期33中，将表示像素亮度的数据电压(Vdata)写入到电容元件23 中，以在电容元件23中累积Vdata+Vth。然后，在发光周期34中，通过使驱动晶体管22导通(ON)来使Vca改变，从而使发光元件对在由数据电压指定的亮度下发光。这种工作降低了由驱动晶体管22的阈值电压的改变导致的亮度的不均勻性。专利文献3也公开了对驱动TFT的阈值电压加上数据电位的电压相当于驱动TFT 的栅-源电压，并且即使在TFT的阈值电压改变时，流过发光元件的电流也不会改变的方案。[专利文献1]日本专利申请公开第8-234683号[专利文献2]日本专利申请公开第2004-295131号[专利文献3]日本专利申请公开第2004-280059号在上述的显示装置中，要求抑制由驱动TFT的阈值电压的不均勻性而导致的电流值的不均勻性。在专利文献2及3所记载的任一种工作方法中，通过在每个帧周期中多次改变Vca 的电位来进行上述的初始化、阈值电压的写入和发光。在专利文献2及3所记载的像素中， 由于被提供了 Vca的发光元件的一个电极、即对置电极形成在整个像素区域中，所以如果即使除了初始化及阈值电压的写入以外，只有一个像素还进行数据写入工作，发光元件就不能发光。因此，如图53所示，发光周期在一个帧周期中所占的比例(即占空比)降低。由于占空比低需要对发光元件或驱动晶体管流过大电流值，所以供应给发光元件的电压和耗电量增大。另外，发光元件或驱动晶体管变得容易劣化，因此产生屏幕的图像烧伤，并且为了获得与劣化前相等的亮度而需要更大的功率。此外，因为对置电极与所有像素连接，所以发光元件起着大电容的元件的作用。因此，为了改变对置电极的电位而需要更高的耗电量。

发明内容
鉴于上述问题，本发明的目的在于提供一种耗电量低并亮度高的显示装置。此外， 本发明的目的还在于制作出与数据电位所指定的亮度之间的偏差小的像素结构、半导体器件、以及显示装置。注意，本发明的范围不局限于具有发光元件的显示装置，并且本发明的目的在于抑制由晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。本发明的显示装置具有在控制流向由电流控制的负载(发光元件等的显示介质) 的电流的晶体管的栅极和源极之间设有电容部的像素结构，该电容部能够保持相当于所述晶体管的阈值电压的电位和对应于输入给所述晶体管的视频信号的电位的合计的电位。通过在该电容部保持相当于所述晶体管的阈值电压的电位和对应于视频信号的电位的合计的电位，可以抑制由电流控制晶体管的特性的不均勻性而导致的电流的改变，即图像质量的失真。注意，电流的供应通过使所述晶体管的漏极电位改变来进行。此外，当对像素输入对应于视频信号的电位(写入周期)时，通过使所述晶体管处于非导通状态或截断其电流通路，可以抑制由从所述晶体管供应的电流导致的电容元件的电压的改变。本发明的显示装置具有控制电流的晶体管和被供应由该晶体管控制的电流的负载，该负载不局限于以电致发光(EL)元件(有机EL元件、无机EL元件、或包含有机物及无机物的EL元件)为代表的发光元件，而可以使用通过流过电流而改变亮度、色调、偏振等的显示介质。本发明的技术方案之一是一种半导体器件，其具有包括晶体管、第一开关、第二开关和第三开关的像素，其中，所述晶体管的源电极及漏电极的一方电连接到像素电极，并且通过所述第二开关电连接到第一布线；所述晶体管的源电极及漏电极的另一方通过所述第三开关电连接到第二布线；所述晶体管的栅电极通过所述第一开关电连接到所述第二布线，并且对该栅电极输入根据灰度的信号。本发明的技术方案之一是一种半导体器件，其具有晶体管、保持电容器、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，并且通过所述第三开关与第二布线电连接；所述晶体管的源电极及漏电极的另一方电连接到第一布线；所述晶体管的栅电极通过所述第四开关及所述第二开关与所述第一布线电连接，并通过所述第四开关及所述第一开关与第三布线电连接，并且通过所述第四开关及所述保持电容器与所述晶体管的源电极及漏电极的一方电连接。本发明的技术方案之一是一种半导体器件，其具有晶体管、保持电容器、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，并且通过所述第三开关与第二布线电连接；所述晶体管的源电极及漏电极的另一方电连接到第一布线；所述晶体管的栅电极通过所述第二开关与所述第一布线电连接， 并通过所述第四开关及所述第一开关与第三布线电连接，并且通过所述第四开关及所述保持电容器与所述晶体管的源电极及漏电极的一方电连接。本发明的技术方案之一是一种半导体器件，其具有晶体管、保持电容器、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接且通过所述第三开关与第二布线电连接；所述晶体管的源电极及漏电极的另一方通过所述第四开关电连接到第一布线；所述晶体管的栅电极通过所述第二开关与所述第一布线电连接且通过所述第一开关与第三布线电连接，并且通过所述保持电容器与所述晶体管的源电极及漏电极的一方电连接。本发明的技术方案之一是一种半导体器件，其具有晶体管、保持电容器、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方通过所述第四开关与像素电极电连接，并且通过所述第四开关及所述第三开关与第二布线电连接； 所述晶体管的源电极及漏电极的另一方电连接到第一布线；所述晶体管的栅电极通过所述第二开关与所述第一布线电连接，并通过所述第一开关与第三布线电连接，并且通过所述保持电容器及所述第四开关与所述晶体管的源电极及漏电极的一方电连接。所述第二布线也可以与控制所述第三开关的布线相同。所述第二布线还可以是控制上一行或下一行的第一至第四开关的任一个扫描线。所述晶体管还可以是N沟道型晶体管。另外，所述晶体管的半导体层还可以由非晶半导体膜构成。另外，所述晶体管的半导体层还可以由非晶硅形成。此外，所述晶体管的半导体层还可以由晶体半导体膜构成。
在上述发明中，输入到所述第一布线的电位为Vl和V2两个值之一，只当所述第一至所述第三开关处于非导通状态且所述第四开关处于导通状态时电位成为V2，Vl是比输入到所述第二布线的电位高的电位，其差异大于所述晶体管的阈值电压，并且V2高于VI。另外，所述晶体管还可以是P沟道型晶体管。在此情况下，在上述发明中，输入到所述第一布线的电位为Vl和V2两个值之一，只当所述第一至所述第三开关处于非导通状态且所述第四开关处于导通状态时电位成为V2，Vl是比输入到所述第二布线的电位低的电位，其差异大于所述晶体管阈值电压的绝对值，并且V2低于VI。本发明的技术方案之一是一种半导体器件，包括其源电极及漏电极的一方电连接到第一布线并且其源电极及漏电极的另一方电连接到第二布线的晶体管；保持所述晶体管的栅-源电压的电容器；通过向所述保持电容器的一个电极施加输入到所述第一布线的第一电位并且向所述保持电容器的另一个电极施加输入到所述第二布线的第二电位而将第一电压保持在所述保持电容器中的单元；将所述保持电容器的电压放电至第二电压的单元；向所述保持电容器的一个电极施加对所述第一电位加上第三电压而获得的电位并且将所述第二电压和第四电压的合计的第五电压保持在所述保持电容器中的单元；以及通过向所述第一布线输入与所述第一电位不同的第三电位而向负载供应由所述晶体管设定的电流的单元。本发明的技术方案之一是一种半导体器件，包括其源电极及漏电极的一方电连接到第一布线并且其源电极及漏电极的另一方电连接到第二布线的晶体管；保持所述晶体管的栅-源电压的电容器；通过向所述保持电容器的一个电极施加输入到所述第一布线的第一电位并且向所述保持电容器的另一个电极施加输入到所述第二布线的第二电位而将第一电压保持在所述保持电容器中的单元；将所述保持电容器的电压放电至所述晶体管的阈值电压的单元；向所述保持电容器的一个电极施加对所述第一电位加上第二电压而获得的电位并且将所述晶体管的阈值电压和第三电压的合计的第四电压保持在所述保持电容器中的单元；以及通过向所述第一布线输入与所述第一电位不同的第三电位而向负载供应由所述晶体管设定的电流的单元。所述晶体管还可以是N沟道型晶体管。另外，所述晶体管的半导体层还可以由非晶半导体膜形成。另外，所述晶体管的半导体层还可以由非晶硅形成。此外，所述晶体管的半导体层还可以由晶体半导体膜形成。在上述发明中，所述第一电位是高于所述第二电位的电位，其差异大于所述晶体管的阈值电压，并且所述第一电位低于所述第三电位。此外，所述晶体管还可以是P沟道型晶体管。在此情况下，所述第一电位是低于所述第二电位的电位，其差异大于所述晶体管的阈值电压的绝对值，并且所述第一电位高于所述第三电位。此外，本发明的技术方案之一是一种具有上述半导体器件的显示装置。另外，本发明还提供了在其显示部具有所述显示装置的电子设备。注意，本说明书中所示的开关可以使用各种方式的开关，作为其一例，有电开关和机械开关等。换句话说，只要它可以控制电流的流动就可以，而没有特别限制。例如，开关可以是晶体管、二极管(PN 二极管、PIN 二极管、肖特基二极管、二极管连接的晶体管等)或者组合了它们的逻辑电路。在使用晶体管作为开关的情况下，该晶体管作为简单的开关工作，所以晶体管的极性(导电类型)没有特别限制。但是，最好使用具有截止电流小的极性的晶体管。作为截止电流小的晶体管，存在着具有LDD区的晶体管或具有多栅极结构的晶体管等。另外，作为开关工作的晶体管在处于其源电极的电位接近低电位侧电源(Vss、GND 或OV等)的状态的情况下，最好使用N沟道型晶体管，而晶体管在处于其源电极的电位接近高电位侧电源(Vdd等)的状态的情况下，最好使用P沟道型晶体管。这是因为，由于可以增加栅-源电压的绝对值，从而晶体管容易作为开关工作的缘故。注意，开关可以是使用 N沟道型晶体管和P沟道型晶体管双方的CMOS开关。当使用CMOS开关时，对各种输入电压容易控制输出电压，所以可以进行适当的工作。注意，本发明中的“连接”和“电连接”是同义的。因此，在本发明提出的结构中， 不仅具有规定的连接关系，而且可以在它们之间设置能够实现电连接的其他元件(例如， 开关、晶体管、电容元件、电感器、电阻元件或二极管等)。不言而喻，也可以在中间没夹有其他元件而设置，“电连接”包括直接连接的情况。注意，负载不局限于如上所述的以电致发光(EL)元件为代表的发光元件，可以使用通过流过电流而改变其亮度、色调、偏振等的显示介质。作为这种显示介质，例如，可以使用电子发射元件、液晶元件、电子墨水、光栅光阀(GLV)、等离子体显示器(PDP)或数字微镜器件(DMD)等通过磁作用而改变其对比度的显示介质。此外，还可以将碳纳米管用于电子发射元件。注意，可以举出EL显示器作为使用EL元件的显示装置，并且可以举出场致发射显示器(FED)或SED平板显示器(SED 表面传导电子发射显示器)等作为使用电子发射元件的显示装置。另外，可以举出液晶显示器、透过型液晶显示器、半透过型液晶显示器或反射型液晶显示器作为使用液晶元件的显示装置，并且可以给出电子纸作为使用电子墨水的显示装置。注意，晶体管是具有包括栅电极、漏区和源区的至少三个端子的元件，并且在漏区和源区之间具有沟道形成区。这里，由于源区和漏区根据晶体管的结构和工作条件等改变， 所以不容易正确地限定源区或漏区的范围。于是，当说明晶体管的连接关系时，对于漏区和源区的两个端子而言，将连接到这些区域的电极的一方称作第一电极且将另一方称作第二电极来说明。在本发明中，对晶体管可以使用各种方式的晶体管，其种类没有特别限制。由此，可以使用如下晶体管使用以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管 (TFT)、使用半导体衬底或SOI衬底形成的晶体管、MOS晶体管、结型晶体管、双极晶体管、使用SiO或a-hfeZnO等化合物半导体的晶体管、使用有机半导体或碳纳米管的晶体管、或者其它晶体管。另外，配置有晶体管的衬底的种类也不局限于特定的种类，而可以使用各种各样的衬底。例如，可以将晶体管配置在单晶衬底、SOI衬底、玻璃衬底、塑料衬底、纸衬底、玻璃纸衬底、石英衬底、石材衬底、不锈钢衬底、具有不锈钢箔的衬底等上。此外，还可以在某个衬底上形成晶体管之后将该晶体管移动到另一个衬底上，来将晶体管配置在另一个衬底上。注意，如上所述，本发明的晶体管可以是任意类型的晶体管并且可以形成在任意衬底上。因此，所有电路都可以在玻璃衬底、塑料衬底、单晶衬底、SOI衬底或任意其它类型的衬底上形成。通过形成所有的电路，而可以减少部件数量以降低成本，并且通过减少与电路部件的连接数量，而可以提高可靠性。或者，也可以将电路的一部分形成在某个衬底上，并且将电路的另一部分形成在另一个衬底上。换句话说，所有电路不一定需要形成在相同的衬底上。例如，也可以在玻璃衬底上使用晶体管形成电路的一部分，而在单晶衬底等上形成电路的另一部分，并且通过COG(玻璃上载芯片)将该IC芯片配置在玻璃衬底上。或者， 还可以将所述IC芯片通过使用TAB (载带式自动键合)或印刷衬底连接到玻璃衬底上。像这样，通过将电路的一部分形成在相同的衬底上，而可以减少构件数量以降低成本，并且通过减少与电路构件的连接数量，而可以提高可靠性。此外，因为驱动电压高的部分或驱动频率高的部分耗电量增大，所以只要将这些部分不形成在相同的衬底上，就可以防止耗电量的提高。注意，晶体管的结构不局限于特定结构，而可以采用各种各样的方式。例如，还可以采用栅电极的数量为两个或更多个的多栅极结构。通过采用这种结构，可以降低截止电流，提高晶体管的耐压性来改善可靠性，并且减少当在饱和区工作时与漏-源电压的变化一起产生的漏-源之间流过的电流的变化。此外，也可以采用在沟道之上和之下配置栅电极的结构。通过采用在沟道之上和之下配置栅电极的结构，沟道区增大，所以可以增加电流值，并且容易产生耗尽层，从而减少S值。此外，也可以采用在沟道上配置栅电极的结构、在沟道下配置栅电极的结构、交错结构、反交错结构、将沟道区分成多个区域的结构、并联连接、以及串联连接。此外，源电极或漏电极还可以与沟道(或其一部分)重叠。通过采用源电极或漏电极与沟道(或其一部分)重叠的结构，可以防止在沟道的一部分聚集电荷而其工作变得不稳定。此外，也可以具有LDD(轻掺杂漏)区。通过设置LDD区，可以降低截止电流，提高晶体管的耐压性来改善可靠性，并且具有当在饱和区工作时，即使漏-源电压改变，漏-源电流也基本不改变的特性。注意，在本发明中，一个像素是能够控制亮度的一个要素。例如，一个像素显示一个颜色要素并且由一个颜色要素表现亮度。因此，在由R(红)、G(绿)和B(蓝)的颜色要素构成的彩色显示装置的情况下，图像的最小单位由R的像素、G的像素和B的像素三个像素构成。注意，颜色要素不局限于三种颜色，也可以是更多种，例如有RGBW (W为白色)或者对RGB加上黄色、蓝绿色或品红色的颜色要素。此外，作为另一个例子，在使用多个区域控制一个颜色要素的亮度的情况下，将一个区域作为一个像素。例如，当进行面积灰度时，一个颜色要素具有多个控制其亮度的区域，并且由其整体表现灰度，而将控制亮度的一个区域作为一个像素。在此情况下，一个颜色要素由多个像素构成。此时，在有的情况下对显示有贡献的区域的大小根据像素而不同。此外，也可以通过使供应给构成一个颜色要素的多个像素的信号略有不同，以扩大视角。注意，在本说明书中，半导体器件是指具有包括半导体元件(晶体管或二极管等) 的电路的器件。此外，也可以是通过利用半导体特性而能够工作的所有器件。另外，显示装置不仅包括在衬底上形成有包括负载的多个像素以及用于驱动这些像素的外围驱动电路的显示面板的主体，而且包括具有柔性印刷电路(FPC)或印刷线路板(PWB)的显示面板。在本发明中，“在某个物体之上形成”或“在......上形成”，即“......之上”或
“......上”不局限于在某个物体之上直接接触的情况。它们还包括没有直接接触的情况，
即中间夹有别的物体的情况。因此，例如当“在层A之上(或在层A上)形成层B”时，包括在层A之上直接接触地形成层B的情况；和在层A之上形成有别的层(例如层C或层D 等)，并且在其上形成层B的情况。此外，“在......的上方”也是同样的，其不局限于在某个物体上直接接触的情况，还包括中间夹有别的物体的情况。因此，例如当“在层A的上方形成层B”时，包括在层A上直接接触地形成层B的情况；和在层A上形成有别的层(例如
层C或层D等)，并且在其上形成层B的情况。注意，“在......之下”或“在......的下
方”也同样地包括直接接触的情况和没有接触的情况。根据本发明，可以抑制由晶体管的阈值电压的不均勻性导致的电流值的不均勻性。因此，可以向如发光元件等的负载供应所需电流。特别是当使用发光元件作为负载时， 可以提供亮度的不均勻性小并且发光周期在一个帧周期中所占的比例高的显示装置。


图1为说明实施方式1所示的像素结构的图；图2为说明图1中所示的像素的工作的时序图；图3A至3D为说明图1中所示的像素的动作的图；图4为根据沟道长度调制的电压-电流特性的模型图；图5为说明实施方式1所示的像素结构的图；图6为说明实施方式1所示的像素结构的图；图7为说明实施方式1所示的像素结构的图；图8为说明实施方式1所示的像素结构的图；图9为说明实施方式1所示的显示装置的图；图10为说明实施方式1所示的显示装置的写入动作的图；图IlA至IlF为说明实施方式2所示的像素结构的图；图12为说明实施方式3所示的像素结构的图；图13为说明实施方式3所示的像素结构的图；图14为说明实施方式3所示的像素结构的图；图15为说明实施方式3所示的像素结构的图；图16为说明实施方式1所示的像素结构的图；图17为实施方式7所示的像素的部分截面图；图18A和18B为说明实施方式7所示的发光元件的图；图19A至19C为说明实施方式7所示的取光方向的图；图20A和20B为实施方式7所示的像素的部分截面图；图21A和21B为实施方式7所示的像素的部分截面图；图22k和22B为实施方式7所示的像素的部分截面图；图23为实施方式7所示的像素的部分截面图；图M为实施方式7所示的像素的部分截面图；图25A和25B为说明实施方式9所示的显示装置的图；图26A和^B为说明实施方式9所示的显示装置的图；图27A和27B为说明实施方式9所示的显示装置的图；图28为实施方式9所示的像素的部分截面图；图四为说明实施方式4所示的像素结构的图；图30为说明实施方式4所示的像素结构的图31为说明实施方式5所示的像素结构的图；图32为说明图31中所示的像素的工作的时序图；图33A至33H为说明可以应用本发明的电子设备的图；图34为示出移动电话的结构例子的图；图35为示出EL模块的例子的图；图36为示出EL电视接收机的主要结构的方框图；图37为说明实施方式5所示的像素结构的图；图38为图5中所示的像素的俯视图；图39为说明实施方式6所示的像素结构的图；图40为说明图39中所示的像素的工作的时序图；图41A至41D为说明图39中所示的像素的工作的图；图42为说明实施方式5所示的像素结构的图；图43为说明组合了数字灰度方式和时间灰度方式的驱动方式的图；图44A至44D为示出实施方式1所示的像素的工作的图；图45为说明实施方式1所示的像素结构的图；图46A至46C为说明实施方式8所示的发光元件的图；图47A至47C为说明实施方式8所示的发光元件的图；图48为说明实施方式1所示的像素结构的图；图49为说明实施方式6所示的像素结构的图；图50为说明现有技术的像素结构的图；图51为说明现有技术的像素结构的图；图52为使现有技术所示的像素工作的时序图；图53为说明当使用现有技术时的发光周期在一个帧周期中所占的比例的图。
具体实施例方式下面，将说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施， 所属技术领域的技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在下面要说明的本发明的结构中使用相同的附图标记来表示不同附图中的相同部分。实施方式1将参照图1说明本发明的像素的基本结构。图1中所示的像素具有晶体管110、第一开关111、第二开关112、第三开关113、第四开关114、电容元件115和发光元件116。注意，像素连接到信号线117、第一扫描线118、第二扫描线119、第三扫描线120、第四扫描线 121、电源线122、以及电位供应线123。在本实施方式中，晶体管110是N沟道型晶体管，并且当其栅-源电压(Vgs)超过阈值电压(Vth)时处于导通状态。另外，将说明将如图48所示那样从像素电极4811向对置电极IM流过电流的EL元件用于发光元件116的例子。此时，发光元件116的像素电极4811用作阳极并且对置电极IM用作阴极。注意，将晶体管的栅-源电压示为Vgs、将漏-源电压示为Vds、将阈值电压示为Vth、将累积在电容元件中的电压示为Vcs。将电源线122、电位供应线123、以及信号线117也分别称为第一布线、第二布线、以及第三布线。此外，也可以将第一扫描线118、第二扫描线119、第三扫描线120、 以及第四扫描线121分别称为第四布线、第五布线、第六布线、以及第七布线。晶体管110的第一电极(源电极及漏电极的一方)连接到发光元件116的像素电极，其第二电极(源电极及漏电极的另一方)连接到电源线122，并且其栅电极通过第四开关114及第二开关112连接到电源线122。注意，第四开关114连接在晶体管110的栅电极和第二开关112之间。此外，若以第四开关114和第二开关112的连接点作为节点130，节点130通过第一开关111与信号线117连接。另外，晶体管110的第一电极也通过第三开关113与电位供应线123连接。另外，在节点130和晶体管110的第一电极之间连接有电容元件115。S卩，电容元件115的第一电极通过第四开关114连接到晶体管110的栅电极，并且其第二电极连接到晶体管110的第一电极。电容元件115可以通过由布线、半导体层或电极夹着绝缘膜来形成，并且根据情况，也可以使用晶体管110的栅极电容而不用形成电容元件。将这些保持电压的单元称作保持电容器。此外，将节点130与连接着第一开关111和电容元件115的第一电极的布线的连接点作为节点131，将晶体管110的第一电极与连接着电容元件115的第二电极和发光元件116的像素电极的布线的连接点作为节点132。另外，通过向第一扫描线118、第二扫描线119、第三扫描线120和第四扫描线121 输入信号来分别控制第一开关111、第二开关112、第三开关113和第四开关114的导通和断开。向信号线117输入相当于视频信号的对应于像素灰度的信号，即对应于亮度数据的电位。接着，将参照图2的时序图及图3A至3D说明图1中所示的像素的动作。注意，在图2中将相当于显示一个画面图像的周期的一个帧周期分成初始化周期、阈值电压写入周期、数据写入周期及发光周期。另外，将初始化周期、阈值电压写入周期和数据写入周期统称为地址周期。一个帧周期的长度没有特别限制，但是优选为1/60秒或更短，从而图像观察者不会感觉到闪烁(flicker)。注意，向发光元件116的对置电极124输入电位Vl并且向电位供应线123输入电位Vl-Vth-a(a 任意的正数)。另外，在地址周期中向电源线122输入电位Vl并且在发光周期中向电源线122输入电位V2。注意，V2>V1。即，只要在初始化周期中，电源线122 及电位供应线123的电位差在使晶体管110导通的电压范围内即可。此处，为了说明动作，虽然将发光元件116的对置电极124的电位设定为等于在地址周期中的电源线122的电位，但是，当将为了使发光元件116发光所需的最小电位差为Va 时，只要对置电极124的电位高于电位Vl-Vth-Ci-Va即可。换句话说，在地址周期中，发光元件116的两端的电位为向发光元件116不流过电流的电位即可。另外，只要发光周期中的电源线122的电位V2高于对对置电极124的电位加上为了使发光元件116发光所需的最小电位差(VeJ的值即可。但在此处为了说明的目的，将对置电极124的电位设定为VI， 所以只要V2高于Vl+Va即可。首先，如图2A及图3A中所示，在初始化周期中使第一开关111断开，并且使第二开关112、第三开关113、以及第四开关114导通。此时，晶体管110的第一电极成为源电极，并且其电位等于电位供应线123的电位，即Vl-Vth-α。另一方面，栅电极的电位是VI。因此，晶体管110的栅-源电压Vgs是Vth+ α，从而晶体管110处于导通状态。于是在提供在晶体管110的栅电极和第一电极之间的电容元件115中保持Vth+α。这里虽然说明了使第四开关114导通的情况，然而只要能够使电容元件115保持晶体管110处于导通状态的电压即可，所以也可以断开第四开关。但是，在阈值电压写入周期中必须使第四开关114导
ο在如图2B及图;3B所示的阈值电压写入周期中第三开关113断开。因此，晶体管 110的第一电极，即源电极的电位逐渐上升，当其达到Vl-Vth时，即当晶体管110的栅-源电压Vgs达到阈值电压(Vth)时，晶体管110处于非导通状态。因此，保持在电容元件115 中的电压大约是Vth。在如图2C及图3C中所示的后续的数据写入周期中，在断开第二开关112及第四开关114后，使第一开关111导通，并且从信号线117输入对应于亮度数据的电位 (Vl+Vdata)。可以通过在此周期中使第四开关114断开，而可以使晶体管110保持非导通状态。由此，可以抑制写入数据时的由从电源线122供应的电流而导致的在电容元件115的第二电极的电位的改变。因此，此时保持在电容元件115中的电压Vcs可以由公式⑴表示，其中电容元件115及发光元件116的电容量分别为Cl及C2。[公式1]
权利要求
1.一种半导体器件，包括晶体管、保持电容器、第一开关、第二开关、第三开关以及整流元件， 其中，所述晶体管的源极及漏极中的一方电连接到像素电极，所述晶体管的所述源极及所述漏极中的所述一方通过所述整流元件电连接到扫描线， 所述晶体管的所述源极及所述漏极中的另一方电连接到布线， 所述晶体管的栅极通过所述第三开关及所述第二开关电连接到所述布线， 所述晶体管的所述栅极通过所述第三开关及所述第一开关电连接到信号线，并且所述晶体管的所述栅极通过所述第三开关及所述保持电容器电连接到所述晶体管的所述源极及所述漏极中的所述一方。
2.一种半导体器件，包括晶体管、保持电容器、第一开关、第二开关、第三开关以及整流元件， 其中，所述晶体管的源极及漏极中的一方电连接到像素电极，所述晶体管的所述源极及所述漏极中的所述一方通过所述整流元件电连接到扫描线， 所述晶体管的所述源极及所述漏极中的另一方电连接到布线， 所述晶体管的栅极通过所述第三开关及所述第二开关电连接到所述布线， 所述晶体管的所述栅极通过所述第三开关及所述第一开关电连接到信号线， 所述晶体管的所述栅极通过所述第三开关及所述保持电容器电连接到所述晶体管的所述源极及所述漏极中的所述一方，并且当低于预先规定的电平的电压被输入到所述扫描线时，电流流到所述整流元件。
3.一种半导体器件，包括晶体管、保持电容器、第一开关、第二开关、第三开关以及整流元件， 其中，所述晶体管的源极及漏极中的一方电连接到像素电极，所述晶体管的所述源极及所述漏极中的所述一方通过所述整流元件电连接到扫描线， 所述晶体管的所述源极及所述漏极中的另一方电连接到布线， 所述晶体管的栅极通过所述第三开关及所述第二开关电连接到所述布线， 所述晶体管的所述栅极通过所述第三开关及所述第一开关电连接到信号线， 所述晶体管的所述栅极通过所述第三开关及所述保持电容器电连接到所述晶体管的所述源极及所述漏极中的所述一方，并且所述晶体管的所述栅极被配置成浮置状态。
4.一种半导体器件，包括晶体管、保持电容器、第一开关、第二开关、第三开关以及整流元件， 其中，所述晶体管的源极及漏极中的一方电连接到像素电极，所述晶体管的所述源极及所述漏极中的所述一方通过所述整流元件电连接到扫描线， 所述晶体管的所述源极及所述漏极中的另一方电连接到布线， 所述晶体管的栅极通过所述第三开关及所述第二开关电连接到所述布线，所述晶体管的所述栅极通过所述第三开关及所述第一开关电连接到信号线， 所述晶体管的所述栅极通过所述第三开关及所述保持电容器电连接到所述晶体管的所述源极及所述漏极中的所述一方，当低于预先规定的电平的电压被输入到所述扫描线时，电流流到所述整流元件，并且所述晶体管的所述栅极被配置成浮置状态。
5.根据权利要求1 4中的任一项所述的半导体器件，其中，所述整流元件是二极管。
6.根据权利要求1 4中的任一项所述的半导体器件，其中，所述整流元件是二极管接法的晶体管。
7.根据权利要求1 4中的任一项所述的半导体器件，其中，所述晶体管的半导体膜用非晶硅膜构成。
8.根据权利要求1 4中的任一项所述的半导体器件，其中，所述晶体管的半导体膜用晶体半导体膜构成。
9.一种半导体器件，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一布线、第二布线以及电容器， 其中，所述第一晶体管的源极及漏极中的一方电连接到所述第一布线， 所述第一晶体管的所述源极及所述漏极中的另一方电连接到所述第二晶体管的栅极， 所述第二晶体管的源极及漏极中的一方电连接到所述第三晶体管的源极及漏极中的一方，所述第四晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述栅极， 所述第四晶体管的所述源极及所述漏极中的另一方电连接到所述第三晶体管的所述源极及所述漏极中的另一方，所述电容器的一个电极电连接到所述第二晶体管的所述栅极，所述电容器的另一个电极电连接到所述第二晶体管的所述源极及所述漏极中的另一方，所述第二晶体管的所述源极及所述漏极中的所述另一方电连接到像素电极，并且所述第三晶体管的所述源极及所述漏极中的所述另一方电连接到所述第二布线。
10.一种半导体器件，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一布线、第二布线、 第三布线以及电容器， 其中，所述第一晶体管的源极及漏极中的一方电连接到所述第一布线， 所述第一晶体管的所述源极及所述漏极中的另一方电连接到所述第二晶体管的栅极， 所述第二晶体管的源极及漏极中的一方电连接到所述第三晶体管的源极及漏极中的一方，所述第四晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述栅极， 所述第四晶体管的所述源极及所述漏极中的另一方电连接到所述第三晶体管的所述源极及所述漏极中的另一方，所述电容器的一个电极电连接到所述第二晶体管的所述栅极，所述电容器的另一个电极电连接到所述第二晶体管的所述源极及所述漏极中的另一方，所述第二晶体管的所述源极及所述漏极中的所述另一方电连接到像素电极， 所述第三晶体管的所述源极及所述漏极中的所述另一方电连接到所述第二布线， 所述第五晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述源极及所述漏极中的所述另一方，并且所述第五晶体管的所述源极及所述漏极中的另一方电连接到所述第三布线。
11.一种半导体器件，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一布线、第二布线以及电容器， 其中，所述第一晶体管的源极及漏极中的一方电连接到所述第一布线， 所述第一晶体管的所述源极及所述漏极中的另一方电连接到所述第二晶体管的栅极， 所述第二晶体管的源极及漏极中的一方电连接到所述第三晶体管的源极及漏极中的一方，所述第四晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述栅极， 所述第四晶体管的所述源极及所述漏极中的另一方电连接到所述第三晶体管的所述源极及所述漏极中的另一方，所述电容器的一个电极电连接到所述第二晶体管的所述栅极，所述电容器的另一个电极电连接到所述第二晶体管的所述源极及所述漏极中的另一方，所述第二晶体管的所述源极及所述漏极中的所述另一方电连接到像素电极， 所述第三晶体管的所述源极及所述漏极中的所述另一方电连接到所述第二布线，并且所述第二晶体管含有氧化物半导体。
12.—种半导体器件，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一布线、第二布线、 第三布线以及电容器， 其中，所述第一晶体管的源极及漏极中的一方电连接到所述第一布线， 所述第一晶体管的所述源极及所述漏极中的另一方电连接到所述第二晶体管的栅极， 所述第二晶体管的源极及漏极中的一方电连接到所述第三晶体管的源极及漏极中的一方，所述第四晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述栅极， 所述第四晶体管的所述源极及所述漏极中的另一方电连接到所述第三晶体管的所述源极及所述漏极中的另一方，所述电容器的一个电极电连接到所述第二晶体管的所述栅极，所述电容器的另一个电极电连接到所述第二晶体管的所述源极及所述漏极中的另一方，所述第二晶体管的所述源极及所述漏极中的所述另一方电连接到像素电极， 所述第三晶体管的所述源极及所述漏极中的所述另一方电连接到所述第二布线，所述第五晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述源极及所述漏极中的所述另一方，所述第五晶体管的所述源极及所述漏极中的另一方电连接到所述第三布线，并且所述第二晶体管含有氧化物半导体。
13.一种半导体器件，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一布线、第二布线以及电容器， 其中，所述第一晶体管的源极及漏极中的一方电连接到所述第一布线， 所述第一晶体管的所述源极及所述漏极中的另一方电连接到所述第二晶体管的栅极， 所述第二晶体管的源极及漏极中的一方电连接到所述第三晶体管的源极及漏极中的一方，所述第四晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述栅极， 所述第四晶体管的所述源极及所述漏极中的另一方电连接到所述第三晶体管的所述源极及所述漏极中的另一方，所述电容器的一个电极电连接到所述第二晶体管的所述栅极，所述电容器的另一个电极电连接到所述第二晶体管的所述源极及所述漏极中的另一方，所述第二晶体管的所述源极及所述漏极中的所述另一方电连接到像素电极， 所述第三晶体管的所述源极及所述漏极中的所述另一方电连接到所述第二布线，并且所述第二晶体管含有铟、镓、锌和氧。
14.一种半导体器件，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一布线、第二布线、 第三布线以及电容器， 其中，所述第一晶体管的源极及漏极中的一方电连接到所述第一布线， 所述第一晶体管的所述源极及所述漏极中的另一方电连接到所述第二晶体管的栅极， 所述第二晶体管的源极及漏极中的一方电连接到所述第三晶体管的源极及漏极中的一方，所述第四晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述栅极， 所述第四晶体管的所述源极及所述漏极中的另一方电连接到所述第三晶体管的所述源极及所述漏极中的另一方，所述电容器的一个电极电连接到所述第二晶体管的所述栅极，所述电容器的另一个电极电连接到所述第二晶体管的所述源极及所述漏极中的另一方，所述第二晶体管的所述源极及所述漏极中的所述另一方电连接到像素电极， 所述第三晶体管的所述源极及所述漏极中的所述另一方电连接到所述第二布线， 所述第五晶体管的源极及漏极中的一方电连接到所述第二晶体管的所述源极及所述漏极中的所述另一方，所述第五晶体管的所述源极及所述漏极中的另一方电连接到所述第三布线，并且所述第二晶体管含有铟、镓、锌和氧。
15.根据权利要求9 14中的任一项所述的半导体器件，其中，所述像素电极包括阳极。
16.根据权利要求9 14中的任一项所述的半导体器件，其中，所述第二晶体管为N沟道型晶体管。
17.根据权利要求9、11、13中的任一项所述的半导体器件，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为N沟道型晶体管。
18.根据权利要求10、12、14中的任一项所述的半导体器件，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管为N沟道型晶体管。
全文摘要
本发明提供一种半导体器件，包括晶体管、保持电容器、第一开关、第二开关、第三开关以及整流元件，其中，晶体管的源极及漏极中的一方电连接到像素电极，晶体管的源极及漏极中的一方通过整流元件电连接到扫描线，晶体管的源极及漏极中的另一方电连接到布线，晶体管的栅极通过第三开关及第二开关电连接到布线，晶体管的栅极通过第三开关及第一开关电连接到信号线，并且晶体管的栅极通过第三开关及保持电容器电连接到晶体管的源极及漏极中的一方。根据本发明，能够抑制由晶体管的阈值电压的不均匀性导致的电流值的不均匀性，能够向发光元件等负载供应所需电流，能够通过使电源线的电位改变而提供占空比高的显示装置。
文档编号G09G3/32GK102496347SQ20121002687
公开日2012年6月13日 申请日期2007年4月5日 优先权日2006年4月5日
发明者木村肇 申请人:株式会社半导体能源研究所