专利名称：移位寄存器单元、移位寄存器电路、阵列基板及显示器件的制作方法
技术领域：
本发明涉及液晶显示器制造领域，尤其涉及移位寄存器单元、移位寄存器电路、阵列基板及显示器件。
背景技术：
近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA (Gate Driver on Array,阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去Gate方向Bonding的工艺，对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。另外在目如Mobile广品的设计中，双向扫描 的GOA电路已经成为客户需求的重点。其中，双向扫描的移位寄存器电路包括若干个移位寄存器单元，每一移位寄存器单元对应一条栅线，具体的出第一移位寄存单元和最后的一个移位寄存单元以外，每一移位寄存器单元的输出端连接一条栅线；且一移位寄存器单元的输出端连接下一移位寄存器单兀的输入端。传统的双向扫描移位寄存器电路中的每一移位寄存器单兀为10TFT(ThinFilm Transistor,薄膜场效应晶体管)ICap (电容)结构。发明人发现该结构的移位寄存器中由于栅线驱动TFT存在较大寄生电容，当STV (帧起始)信号输入时，栅线驱动TFT的栅极电压被与栅线驱动TFT源极的信号时钟拉高，从而导致移位寄存单元的输出信号被电容耦合而产生异常输出，进而导致显示面板的H-Iine现象发生即显示面板在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。
发明内容
本发明的实施例提供一种移位寄存器单元、移位寄存器电路、阵列基板及显示器件，能够避免帧起始信号到来时时钟信号造成移位寄存单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。为达到上述目的，本发明的实施例采用如下技术方案—方面，本发明实施例提供一种移位寄存器单兀，包括—电容，具有两极，其中第一极与输出端连接；第一晶体管，该第一晶体管的栅极连接信号输入端，该第一晶体管的源极连接第一电平端，该第一晶体管的漏极连接所述电容的第二极；第二晶体管，该第二晶体管的栅极连接复位端，该第二晶体管的源极连接所述第一晶体管的漏极，该第二晶体管的漏极连接第二电平端；第三晶体管，该第三晶体管的栅极连接所述第一晶体管的漏极，该第三晶体管的源极连接第一时钟信号端，该第三晶体管的漏极连接所述输出端；
第四晶体管，该第四晶体管的栅极连接第二时钟信号端，该第四晶体管的源极连接所述输出端，该第四晶体管的漏极连接低电平端；第五晶体管，该第五晶体管的源极连接所述第二晶体管的源极，该第五晶体管的漏极连接所述低电平端；第六晶体管，该第六晶体管的栅极连接所述第五晶体管的栅极，该第六晶体管的源极连接所述第四晶体管的源极，该第六晶体管的漏极连接所述第四晶体管的漏极；电压下拉控制模块，该电压下拉控制模块连接所述第二时钟信号端、所述低电平端、所述第五晶体管的栅极、所述第一晶体管的漏极、帧起始信号端和第三电平端；其中，所述电压下拉控制模块的帧起始信号端和第三电平端同时输入高电平时，所述电压下拉控制模块在所述第五晶体管的栅极输出高电平，此时所述第五晶体管处于导通状态以此拉低所 述的第三晶体管的栅极电压；同时所述第六晶体管也处于导通状态以此拉低所述输出端电压。另一方面，本发明实施例提供一种移位寄存器电路，包括串联的多个上述移位寄存器单元，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的输出端连接与其相邻的下一个移位寄存器单元的信号输入端，所述其余每个移位寄存器单元的复位端连接与其相邻的下一个移位寄存器单元的输出端，所述其余每个移位寄存器单元的帧起始信号端与所述第三电平端连接；所述第一个移位寄存器的第三电平端连接所述第二电平端，所述第一个移位寄存器的复位端连接与其相邻的下一个移位寄存器单元的输出端，且所述最后一个移位寄存单元的第三电平端连接所述第一电平端。再一方面，本发明实施例提供一种阵列基板，在所述阵列基板上形成有移位寄存器电路；所述移位寄存器电路为上述的移位寄存器电路。又一方面，本发明实施例提供一种显示器件，包括显示区域，具有用于显示图像的多个像素；移位寄存器电路，用于将扫描信号送至所述显示区域；以及数据驱动电路，用于将数据信号送至所述显示区域。其特征在于，所述移位寄存器电路为上述的移位寄存器电路。本发明实施例提供的移位寄存器单元、移位寄存器电路、阵列基板及显示器件，能够避免帧起始信号到来时时钟信号造成移位寄存单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例提供的移位寄存器单元电路结构示意图；图2为本发明实施例提供的电压下拉控制模块电路结构示意图3为本发明实施例提供的移位寄存器电路结构式意图；图4为本发明另一实施例提供的移位寄存器单元电路结构示意图；图5为本发明实施例提供的移位寄存器单元输出时的一种时序状态示意图；图6为本发明实施例提供的移位寄存器单元输出时的另一种时序状态示意图；图7为本发明实施例提供的移位寄存器单元帧起始信号与ro节点和PU节点波形示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定晶体管的上侧端为源极、中间端为栅极、下侧端为漏极。图I为本发明实施例提供的移位寄存器单元的结构示意图，包括电容Cl，第一晶体管Tl，第二晶体管T2，第三晶体管T3，第四晶体管T4，第五晶体管T5，第六晶体管T6和电压下拉控制模块。并且，图I中的移位寄存器的信号输入端为INPUT，输出端为OUTPUT，复位端为RESET ;第一时钟信号端为CLK，第二时钟信号端为CLKB，第一电平端为VI，第二电平端为V2，第三电平端为V3，低电平端为VGL，STV为帧起始信号端。另外，晶体管T3为驱动TFT，PU为晶体管T3的栅极对应的节点电压，I3D为电压下拉晶体管T5和T6的栅极节点电压。本发明实施例将图2所示的移位寄存器单元作为当前移位寄存器单元，下面具体描述其各部件间的连接关系电容Cl，具有两极，其中第一极与输出端OUTPUT连接；晶体管Tl，晶体管Tl的栅极连接信号输入端INPUT，晶体管Tl的源极连接第一电平端VI，晶体管Tl的漏极连接电容Cl的第二极；晶体管T2，晶体管T2的栅极连接复位端RESET，该晶体管T2的源极连接晶体管Tl的漏极，晶体管T2的漏极连接第二电平端V2 ；晶体管T3，晶体管T3的栅极连接晶体管Tl的漏极，晶体管T3的源极连接第一时钟信号端CLK，晶体管T3的漏极连接输出端OUTPUT ；晶体管T4，晶体管T4的栅极连接第二时钟信号端CLKB，晶体管T4的源极连接输出端OUTPUT，晶体管T4的漏极连接低电平端VGL ；晶体管T5，晶体管T5的源极连接晶体管T2的源极，晶体管T5的漏极连接低电平立而VGL ；晶体管T6，晶体管T6的栅极连接晶体管T5的栅极，晶体管T6的源极连接晶体管T4的源极，晶体管T6的漏极连接晶体管T4的漏极；电压下拉控制模块，电压下拉控制模块连接第二时钟信号端CLKB、低电平端VGL、晶体管T5的栅极、晶体管Tl的漏极、帧起始信号端STV和第三电平端V3。其中，电压下拉控制模块的帧起始信号端STV和第三电平端V3同时输入高电平时，电压下拉控制模块在第五晶体管T5的栅极输出高电平，此时第五晶体管T5处于导通状态以此拉低的第三晶体管T3的栅极电压；同时第六晶体管T6也处于导通状态以此拉低输出端OUTPUT电压。本发明实施例提供的移位寄存器单元，能够避免帧起始信号端STV有帧起始信号到来时第一时钟信号CLK造成移位寄存器单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。可选的，如图2所示为本发明实施例提供的电压下拉控制模块的电路结构示意图，具体的各电学器件的连接关系如下晶体管17，晶体管T7的栅极连接帧起始信号端STV,晶体管T7的源极连接第三电
平端V3 ；晶体管T8，晶体管T8的栅极和源极连接第二时钟信号端CLKB ；晶体管T9，晶体管T9的栅极连接晶体管Tl的漏极，晶体管T9的源极连接晶体管T8的漏极，晶体管T8的漏极连接低电平端VGL ；晶体管T10，晶体管TlO的栅极连接晶体管T8的漏极，晶体管TlO的源极连接第二时钟信号端CLKB，晶体管TlO的漏极连接晶体管T7的漏极；晶体管T11，晶体管Tll的栅极连接晶体管T9的栅极，晶体管Tll的源极连接晶体管TlO的漏极，晶体管Tll的漏极连接低电平端VGL。本发明实施例提供一种移位寄存器电路，包括串联的多个上述移位寄存器单元，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的输出端连接与其相邻的下一个移位寄存器单元的信号输入端，其余每个移位寄存器单元的复位端连接与其相邻的下一个移位寄存器单元的输出端，其余每个移位寄存器单元的帧起始信号端与第三电平端连接；其中，第一个移位寄存器的第三电平端连接第二电平端，第一个移位寄存器的复位端连接与其相邻的下一个移位寄存器单元的输出端，且最后一个移位寄存单元的第三电平端连接第一电平端。本发明实施例提供的移位寄存器电路，能够避免帧起始信号端STV有帧起始信号到来时第一时钟信号CLK造成移位寄存器单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。进一步的，相邻的移位寄存器单元的第一时钟信号端的时钟信号具有180度相位差，且相邻的移位寄存器单元的第二时钟信号端的时钟信号具有180度相位差。具体的，结合如图3所示移位寄存器电路，包括若干个移位寄存器单元，其中移位寄存器单元SRl的输出端0UTPUT1连接移位寄存器单元SR2的信号输入端INPUT2并连接一条栅线OGl，移位寄存器单元SRl的复位端RESETl与移位寄存器单元SR2的输出端0UTPUT2连接；移位寄存器单元SR2的输出端0UTPUT2连接移位寄存器单元SR3的信号输入端INPUT3并连接一条栅线0G2，移位寄存器单元SR2的复位端RESET2与移位寄存器单元SR3的输出端0UTPUT3连接；其他的移位寄存器单元依照此方法链接。此外每个移位寄存器单元都有一个第一时钟信号端CLK和一个第二时钟信号端CLKB输入；其中在相邻的两个移位寄存器单元中，一个移位寄存器单元的第一时钟信号端CLK连接系统时钟信号CLK1，第二时钟信号端CLKB连接系统时钟信号CLK2 ;另一个移位寄存器单元的第一时钟信号端CLK连接系统时钟信号CLK2，第二时钟信号端CLKB连接系统时钟信号CLKl ;这里第二时钟信号端与第一时钟信号端的时钟信号具有180度相位差，并且第一时钟信号端和第二时钟信号端的时钟信号均在各自的工作周期内一半时间输出高电平，另一半时间输出低电平。此外，每个移位寄存器单元都有一个第一电平端Vl和一个第二电平端V2，其中第一电平端Vl连接电平VDD/VSS，第二电平端V2连接电平VSS/VDD，在本实施例中，该移位寄存器电路能够实现双向扫描，当正向扫描时，电平VDD/VSS为高电平，电平VSS/VDD为低电平，此时奇数行的移位寄存器单元的第一时钟信号端高电平信号在帧起始端STV的高电平信号到来之后输入，第二时钟信号端的高电平信号在第一时钟信号的高电平信号结束之后输入；对于偶数行的移位寄存器单元，第一时钟信号端输入奇数行的移位寄存器单元第二信号时钟端的时钟信号，第二时钟信号端输入奇数行的移位寄存器第一时钟信号端的时钟信号；当反向扫描时，电平VDD/VSS为低电平，电平VSS/VDD为高电平，此时奇数行的移位寄存器单元的第二时钟信号端高电平信号在帧起始端STV的高电平信号到来之后输入，第一时钟信号端的高电平信号在第二时钟信号的高电平信号结束之后输入；对于偶数行的移位寄存器单元，第二时钟信号端输入奇数行的移位寄存器单元第一信号时钟端的时钟信号，第一时钟信号端输入奇数行的移位寄存器第二时钟信号端的时钟信号。此外，每个移位寄存器单元都有一个帧起始信号端STV和一个第三电平端V3，除第一个移位寄存器单元SRl和最后一个移位寄存器单元SR2n之外，其他每个移位寄存器单元的帧起始信号端STV和第三电平端V3都连接帧起始信号STV，移位寄存器单元RSl的帧起始信号端STV连接帧起始信号STV，第三电平端V3连接第二电平端V2 ;移位寄存器单元SR2n的帧起始信号端STV连接帧起始信号STV，第三电平端V3连接第一电平端Vl ;第一个移位寄存器单元为移位寄存器单元SR1，最后一个移位寄存器单元为移位寄存器单元SR2n，则在正向扫描时移位寄存器单兀SRl的输入信号INPUTl为一个激活脉冲信号,可选的如巾贞起始信号STV ;在反向扫描时，则以移位寄存器单兀SR2n复位端RESET为信号输入端输入一个激活脉冲信号，可选的如中贞起始信号STV’ (这时每个移位寄存器单元的信号输入端和复位端的功能转变，即相对于正向扫描在反向扫描时每个移位寄存器的复位端变成信号输入端，每个移位寄存器单元的信号输入端变成复位端，此时电路的连接关系不发生改变，只是电路功能发生了转变)。 结合图4、图5、图6、图7，其中图4提供移位寄存器电路的电路图和图5、6提供移位寄存器单元的时序状态图(其中图5为正向扫描时STV、CLK、CLKB, OUTPUT各信号端信号的时序状态图，图6为反向扫描时STV、CLK、CLKB、OUTPUT各信号端信号的时序状态图)，图7提供移位寄存器单元帧起始信号与节点和PU节点波形示意图，本发明实施例提供的移位寄存器单元及移位寄存器电路实现的功能如下首先，当前移位寄存器单元使用晶体管Tl T4和电容Cl实现最基本的移位寄存功能=INPUT信号输入端为高电平时，Tl开启对I3U节点充电，当第一时钟信号端CLK为高电平时，T3导通输出端OUTPUT输出高电平，同时电容Cl的自举作用将I3U的电位进一步拉高；当下一个移位寄存器单元输出高电平时复位端RESET信号将T2导通拉低I3U节点电压，同时第二时钟信号端CLKB输入高电平将T4导通拉低输出端OUTPUT电压，对PU节点和输出端OUTPUT放电；为了实现双向扫描，电路中的第一电平端Vl和第二电平端V2在正向扫描和反向扫描的时候能够实现高低电平互相转换，同时为保证正反向扫描的一致性，我们将Tl和T2的尺寸设计为相同大小。
在正向扫描时，对于整个移位寄存器电路中除第一移位寄存器单兀和最后一个移位寄存器单元以外的其他移位寄存器单元，将帧起始信号端STV和第三电平端V3同时接在系统提供的帧起始信号STV上，这样当帧起始信号端STV输入高电平时，参照图5和图7帧起始信号端STV输入为高电平时，17对ro节点的电位进行拉高，由于I3D节点是T5和T6的栅极，此时M5和M6导通，T5对PU节点进行放电，起到拉低电压的作用，这样就可避免此时随着CLK的高电平输入Cl的耦合自举作用而抬高I3U节点电压导致的OUTPUT异常输出，同时T6对输出端OUTPUT进行放电也起到拉低的作用，这样可以有效的解决H-Iine的问题。特殊的，为保证整个移位寄存电路能够正常的工作，在正向扫描时，将移位寄存电路中第一个移位寄存单元的第三电平端V3 (即T7的源极)与第二电平端V2连接，此时与第二电平端V2连接的电平VSS/VDD为低电平，这样在帧起始信号端STV有帧起始信号STV到来时，第一个移位寄存器单元的ro节点仍然是低电平，使得T5不能对PU节点进行放电，这样可以保证第一行的PU节点的信号是正常的，使得第一个移位寄存器单元可以正常的输出。此外，正向扫描时，将移位寄存电路中最后一个移位寄存器单兀的第三电平端V3 (即T7的源极)与第一电平端Vl连接，此时与第一电平端Vl连接的电平VDD/VSS为高电平，此 时T7起到的作用和中间移位寄存器单元起到的作用是相同的，在STV信号到来的时候，由于T7的源极接的是高电平，ro点也可以被拉高，同时由于ro节点是T5和T6的栅极，此时T5和T6导通，T5对PU节点进行放电，起到拉低电压的作用，这样就可避免此时随着CLK的高电平输入Cl的耦合自举作用而抬高I3U节点电压导致的OUTPUT异常输出，同时T6对输出端OUTPUT进行放电，也起到拉低的作用，这样可以有效的解决H-Iine的问题。 同样在反向扫描时，移位寄存器电路的连接结构不变，正向扫描的复位端RESET转换成反向扫描的信号输入端INPUT’，正向扫描的信号输入端INPUT转换为反向扫描的复位端RESET’，电平VDD/VSS由高电平转换成低电平，电平VSS/VDD由低电平转换成高电平，参照图6和图7 (由于在正向扫描和反向扫描时移位寄存器单兀的工作原理相同，因此F1D节点和PU节点和帧起始信号的波形是不发生改变的，所以这里仍以图7提供的波形图作为参考)中间移位寄存单元仍然正常工作，而正向扫描的最后一个移位寄存单元变成了反向扫描的第一个移位寄存单元，帧起始信号端输入高电平时，第一个移位寄存器单元的ro节点仍然是低电平，使得T5不能对点进行放电，这样可以保证第一行的点的信号是正常的，使得第一个移位寄存器单元可以正常的输出；正向扫描的的第一个移位寄存单元变成反向扫描的最后一个移位寄存单兀，其工作原理和正向扫描时最后一个移位寄存器单兀相同在此不再赘述。此外，本发明实施例提供了一种阵列基板，在该阵列基板上形成有移位寄存器电路；且移位寄存器电路为上述的移位寄存器电路。本发明实施例还提供了一种显示器件，比如可以为显示面板，包括显示区域，具有用于显示图像的多个像素；移位寄存器电路，用于将扫描信号送至显示区域；以及，数据驱动电路，用于将数据信号送至显示区域。其中移位寄存器电路为上述的移位寄存器电路。另外，显示器件还可以为电子纸、手机、电视、数码相框等等显示设备。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种移位寄存器单元，其特征在于，包括 一电容，具有两极，其中第一极与输出端连接； 第一晶体管，该第一晶体管的栅极连接信号输入端，该第一晶体管的源极连接第一电平端，该第一晶体管的漏极连接所述电容的第二极； 第二晶体管，该第二晶体管的栅极连接复位端，该第二晶体管的源极连接所述第一晶体管的漏极，该第二晶体管的漏极连接第二电平端； 第三晶体管，该第三晶体管的栅极连接所述第一晶体管的漏极，该第三晶体管的源极连接第一时钟信号端，该第三晶体管的漏极连接所述输出端； 第四晶体管，该第四晶体管的栅极连接第二时钟信号端，该第四晶体管的源极连接所述输出端，该第四晶体管的漏极连接低电平端； 第五晶体管，该第五晶体管的源极连接所述第二晶体管的源极，该第五晶体管的漏极连接所述低电平端； 第六晶体管，该第六晶体管的栅极连接所述第五晶体管的栅极，该第六晶体管的源极连接所述第四晶体管的源极，该第六晶体管的漏极连接所述第四晶体管的漏极； 电压下拉控制模块，该电压下拉控制模块连接所述第二时钟信号端、所述低电平端、所述第五晶体管的栅极、所述第一晶体管的漏极、帧起始信号端和第三电平端；其中，所述电压下拉控制模块的帧起始信号端和第三电平端同时输入高电平时，所述电压下拉控制模块在所述第五晶体管的栅极输出高电平，此时所述第五晶体管处于导通状态以此拉低所述的第三晶体管的栅极电压；同时所述第六晶体管也处于导通状态以此拉低所述输出端电压。
2.根据权利要求I所述的移位寄存器单元，其特征在于，所述电压下拉控制模块包括 第七晶体管，该第七晶体管的栅极连接所述帧起始信号输入端，该第七晶体管的源极连接第三电平端； 第八晶体管，该第八晶体管的栅极和源极连接所述第二时钟信号端； 第九晶体管，该第九晶体管的栅极连接所述第一晶体管的漏极，该第九晶体管的源极连接所述第八晶体管的漏极，该第八晶体管的漏极连接所述低电平端； 第十晶体管，该第十晶体管的栅极连接所述第八晶体管的漏极，该第十晶体管的源极连接所述第二时钟信号端，该第十晶体管的漏极连接所述第七晶体管的漏极； 第十一晶体管，该第十一晶体管的栅极连接所述第九晶体管的栅极，该第十一晶体管的源极连接所述第十晶体管的漏极，该第十一晶体管的漏极连接所述低电平端。
3.根据权利要求I或2所述的移位寄存器单元，其特征在于，所述第一晶体管与所述第二晶体管的尺寸大小相同。
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一电平端输入高电平时所述第二电平端输入低电平或所述第一电平端输入低电平时所述第二电平端输入高电平。
5.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二时钟信号端与第一时钟信号端的时钟信号具有180度相位差。
6.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一时钟信号端和第二时钟信号端的时钟信号均在各自的工作周期内一半时间输出高电平，另一半时间输出低电平。
7.—种移位寄存器电路，其特征在于，包括串联的多个如权利要求1-6中任一项所述的移位寄存器单元，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的输出端连接与其相邻的下一个移位寄存器单元的信号输入端，所述其余每个移位寄存器单元的复位端连接与其相邻的下一个移位寄存器单元的输出端，所述其余每个移位寄存器单元的帧起始信号端与所述第三电平端连接； 所述第一个移位寄存器的第三电平端连接所述第二电平端，所述第一个移位寄存器的复位端连接与其相邻的下一个移位寄存器单元的输出端，且所述最后一个移位寄存单元的第三电平端连接所述第一电平端。
8.根据权利要求7所述的移位寄存器电路，其特征在于，所述相邻的移位寄存器单元的第一时钟信号端的时钟信号具有180度相位差，且所述相邻的移位寄存器单元的第二时钟信号端的时钟信号具有180度相位差。
9.一种阵列基板，其特征在于，在所述阵列基板上形成有移位寄存器电路； 所述移位寄存器电路为权利要求7所述的移位寄存器电路。
10.一种显不器件,包括 显示区域，具有用于显示图像的多个像素； 移位寄存器电路，用于将扫描信号送至所述显示区域；以及 数据驱动电路，用于将数据信号送至所述显示区域。
其特征在于，所述移位寄存器电路为权利要求7所述的移位寄存器电路。
全文摘要
本发明提供移位寄存器单元、移位寄存器电路、阵列基板及显示器件，涉及显示器制造领域，能够避免帧起始信号到来时时钟信号造成移位寄存单元栅扫描电压的异常输出从而造成的显示器件在正常点亮时，在灰阶状态下横向出现明暗线交替的现象。一种移位寄存器包括一电容，一第一晶体管，一第二晶体管，一第三晶体管，一第四晶体管，一第五晶体管，一第六晶体管，一电压下拉控制模块。本发明用于显示器的制造。
文档编号G09G3/36GK102682727SQ20121006150
公开日2012年9月19日 申请日期2012年3月9日 优先权日2012年3月9日
发明者王世君, 董学, 陈希 申请人:北京京东方光电科技有限公司