专利名称：面板内栅极型有机发光二极管显示装置的阵列基板的制作方法
技术领域：
本发明涉及一种有机发光二极管(OLED)显示装置，更具体地，涉及一种面板内栅极(GIP)型OLED显示装置的阵列基板，其可以使信号输入单元的寄生电容最小化。
背景技术：
作为平板显示器(FPD)的有机发光二极管(OLED)显示装置具有高亮度和低工作电压。此外，OLED显示装置是自发光显示器，其具有高对比度、可以实现超薄显示器、具有大约几微妙(μ s)的响应时间以便于形成运动图像、具有不受限制的视角、即使在低温下也可被稳定地驱动、并且可以在大约5V至大约15V的低直流(DC)电压下被驱动。因此，OLED显示装置可便于制造和设计驱动器电路。相应地，最近已经采用具有上述优点的OLED显示装置用于各种信息和技术(IT)设备，例如电视(TV)、监视器和移动电话等。下文将进一步详细地描述OLED显示装置的基本结构。图1是现有技术的OLED显示装置的示意剖视图。典型的OLED显示装置I可大致包括:阵列基板10，包括阵列装置和OLEDE ；以及相对基板70，设置为与阵列基板10相对并起着封装作用。阵列装置可包括连接到栅极和数据线(未示出)的开关薄膜晶体管(TFT)(未示出)以及连接到OLED E的驱动TFT (DTr)0OLED E可包括连接到驱动TFT DTr的第一电极47、有机发光层(EML) 55和第二电极58。为了实现具有上述构造的OLED显示装置I，需要具有用于驱动OLED E的驱动器电路的驱动器单元。一般地，在印刷电路板(PCB)(未示出)上实施驱动器单元。在这种情况下，PCB划分为与形成在阵列基板10上的多条栅极线(未示出)连接的栅极PCB (未示出)以及与多条数据线(未示出)连接的数据PCB。同时，通过使用载带封装(TCP)或者通过在其间插入柔性印刷电路(FPC)，可将栅极PCB和数据PCB分别安装在栅极焊盘部和数据焊盘部上。栅极焊盘部可形成在OLED显示装置的阵列基板10的一个侧表面上，并连接到栅极线。此外，数据焊盘部通常形成在与上面形成有栅极焊盘的那个侧表面正交的顶侧表面上，并连接到数据线。但是，当如现有技术中那样将PCB划分为栅极PCB和数据PCB并安装在栅极焊盘部和数据焊盘部上时，PCB的体积和重量会增加。因此，为了解决上述问题，已经提出了一种面板内栅极(GIP)型OLED显示装置，其中栅极和数据PCB集成为单个PCB并且仅安装在阵列基板的一个侧表面上。图2是现有技术的GIP型OLED显示装置的阵列基板的平面图；图3是图2的区域A的放大视图。
参照图2和图3，GIP型OLED显示装置的阵列基板40可大致包括:用于显示图像的显示区域AA ;设置在显示区域AA上方的焊盘部PA ;设置在位于显示区域AA —侧上的非显示区域NA中的第一和第二栅极电路单元Cl和C2 ;以及连接到栅极电路单元Cl和C2的第一和第二信号输入单兀SI和S2。更具体地，可在显示区域AA上设置栅极线73、数据线76、TFT Tr以及第一电极。栅极线73和数据线76可彼此交叉并限定像素区域P。TFT Tr可连接到每条栅极线73和数据线76，并用作开关装置。第一电极连接到TFT Tr0此外，可在位于显示区域AA上方的焊盘部PA上形成数据焊盘DP和多个栅极焊盘GP。数据焊盘DP可连接到形成在显示区域AA上的数据线76，并连接到外部PCB(未示出)。栅极焊盘GP可连接到形成在第一和第二信号输入单元SI和S2中的多条时钟信号线CLKl至CLK13以及多条栅极信号线VeH、Vgl和VST。此外，可在第一和第二栅极电路单元Cl和C2上设置多个电路块CBl和CB2。电路块CBl和CB2可彼此连接，并被分离成包括与相同栅极线73连接的多个像素区域P的各像素行PL。多个电路块CBl和CB2的每一个可包括多个开关装置、多个驱动器装置和多个电容器的组合。属于每个像素行PL的每个电路块CB1、CB2可以再次内部划分为一个或两个局部电路块PBl和PB2。在这种情况下，设置在相同像素行PL中的多个电路块CBl和CB2可通过栅极线73以及设置在像素行PL中的辅助线(未示出)彼此连接。将进一步详细地描述栅极电路单元Cl和C2以及信号输入单元SI和S2。在现有技术的GIP型OLED显示装置的阵列基板40中，第一信号输入单元SI和第一栅极电路单元Cl可以与位于显示区域AA —侧上的非显示区域NA上的第二信号输入单元S2和第二栅极电路单元C2依次交替。此外，可在属于每个像素行PL的第一栅极电路单元Cl中沿着相应像素行PL的宽度方向设置第一局部电路块PBl和第二局部电路块PB2。在这种情况下，第一局部电路块PBl变为需要8个不同时钟信号的8相型，而第二局部电路块PB2变为需要5个不同时钟信号的5相型。此外,第一信号输入单兀SI可包括用于向第一局部电路块PBl输入信号的第一到第八时钟线CLKl至CLK8、用于向第二局部电路块PB2输入信号的第九到第十三时钟线CLK9至CLK13、栅极高信号线Vra、栅极低信号线Va以及用于施加存储电压的存储信号线
Vst。尽管未呈现放大视图，第二栅极电路单元C2和第二信号输入单元S2可分别具有与第一栅极电路单兀Cl和第一信号输入单兀SI相同的构造。但是，在上述现有技术的GIP型OLED显示装置的阵列基板40中，属于每个像素行PL的每个第一、第二电路块CB1、CB2沿着相应像素行PL的宽度方向内部划分为第一和第二局部电路块PBl和PB2。因此，由于在时钟线CLKl至CLK13与用于连接设置在第一和第二信号输入单元SI和S2中的时钟线CLKl至CLK13的多条第一连接线CL之间的大量交叉、重叠的部分，第一和第二信号输入单元SI和S2会具有非常大的寄生电容。在一个具体的例子中，8相型第一局部电路块PBl可连接到第一到第八时钟线CLKl至CLK8，而5相型第二局部电路块PB2可连接到第九到第十三时钟线CLK9至CLK13。在这种情况下，参照附图，与包含在第一局部电路块PBl内的多个元件(未示出)连接的所有的多条第一连接线CL基本上与连接到第二局部电路块PB2的第九到第十三时钟线CLK9至CLK13交叉，从而会产生相对较大的寄生电容。因此，由于在多条时钟线CLKl至CLK13与多条第一连接线CL之间产生的寄生电容，使得寄生电容从第一像素行PLl朝着第η像素行PLn积聚，从而在经过每条时钟线CLKl至CLK13的时钟信号之间会产生差异。结果，距上面安装有外部PCB (未示出)的焊盘部PA相对较近的第一和第二栅极电路单元Cl和C2可能会被正常地驱动，以通过连接到第一和第二栅极电路单元Cl和C2的像素行PL向显示区域AA输出正常图像。但是，距焊盘部PA相对较远的第一和第二栅极电路单元Cl和C2由于积聚的寄生电容而不能正常地输出信号，从而连接到第一和第二栅极电路单元Cl和C2的像素行PL不能向显示区域AA输出正常图像，从而降低了显示质量。
发明内容
因此，本发明旨在提出一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的面板内栅极(GIP)型有机发光二极管(OLED)显示装置的阵列基板。本发明的一个目的是提供一种GIP型OLED显示装置的阵列基板，其可以使设置在第一和第二信号输入单元中的多条时钟线与连接到包含在第一和第二电路块中的多个元件的多条连接线之间的交叉部分最小化，并使多条时钟线与多条连接线之间的寄生电容最小化，从而防止在显示区域上显示的图像质量恶化。在下面的描述中将列出本发明的附加特点和优点，这些特点和优点的一部分从下面的描述将是显而易见的，或者可从本发明的实践中领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的目的和其他优点。为了实现这些和其他优点，根据本发明的用途，如在此具体化和概括描述的，一种GIP型OLED显示装置的阵列基板包括:基板，在所述基板上限定用于显示图像的显示区域、设置在所述显示区域的外部的第一非显示区域以及具有焊盘的第二非显示区域，所述第一非显示区域具有彼此交替的多个信号输入单元和多个栅极电路单元；栅极线和数据线，所述栅极线和数据线设置在所述显示区域上并彼此交叉以限定像素区域；多个电路块，所述多个电路块形成在所述栅极电路单元上并被分离成多个像素行，在所述像素行中设置有各栅极线；以及多条时钟线，所述多条时钟线形成在每个所述信号输入单元中。每个所述信号输入单元包括至少一个组，每个组包括多条时钟线，每个所述电路块包括沿着所述栅极线的长度方向在每个所述像素行中依次设置成一行的一个或两个局部电路块，每个所述局部电路块包含在与其最靠近的信号输入单元中并且通过多条第一连接线与形成在与其最靠近的一个组中的时钟线连接。应当理解，前面的大体描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的本发明提供进一步的解释。
为本发明提供进一步理解并包含在本申请中以组成本申请的一部分的附图示出了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中:图1是现有技术的有机发光二极管(OLED)显示装置的剖视图2是现有技术的面板内栅极(GIP)型OLED显示装置的阵列基板的显示区域部分和非显示区域部分的平面图；图3是图2的区域A的放大视图；图4是根据本发明第一实施方式的GIP型OLED显示装置的阵列基板的显示区域部分和非显示区域部分的平面图；图5是图4的区域A的放大视图；图6是根据本发明第一实施方式的第一修改例子的GIP型OLED显示装置的阵列基板的非显示区域部分的放大平面图；图7是根据本发明第一实施方式的第二修改例子的GIP型OLED显示装置的阵列基板的非显示区域部分的放大平面图；以及图8是根据本发明第二实施方式的GIP型OLED显示装置的阵列基板的非显示区域部分的平面图。
具体实施例方式现在将详细参考优选实施方式进行描述，其中的一些例子在附图中示出。图4是根据本发明第一实施方式的面板内栅极(GIP)型OLED显示装置的阵列基板的显示区域部分和非显示区域部分的平面图，图5是图4的区域A的放大视图。参照图4和图5，根据本发明第一实施方式的GIP型OLED显示装置的阵列基板101可大致包括:用于显示图像的显示区域AA ;设置在显示区域AA上方的焊盘部PA(或具有焊盘的非显示区域);以及设置在显示区域AA的外部例如显示区域AA的一侧上的非显示区域NA。非显示区域NA可包括可彼此交替的多个栅极电路单元和多个信号输入单元，例如彼此交叉的多个栅极电路单元Cl、C2、C3和信号输入单元S1、S2。阵列基板101可包括形成在每个信号输入单元中的多条时钟线。更具体地，多条栅极线103和多条数据线130可设置在显示区域AA上，并彼此交叉以限定多个像素区域P。此外，可在显示区域AA中与栅极线103或数据线130相远离地设置电源线129。同时，可在每个像素区域P中形成开关薄膜晶体管(TFT)STr，并且开关TFT STr可连接到每条栅极线103和数据线130。此外，可在每个像素区域P中形成驱动TFT DTr和存储电容器StgC JgaTFT DTr和存储电容器StgC可连接到开关TFT STr0可在像素区域P中进一步形成至少一个TFT。此外，可在每个像素区域P中设置第一电极(未示出)，第一电极可连接到驱动TFTDTr0可在第一电极上方设置有机发光层(EML)，并且可在整个显示区域上形成覆盖有机EML的第二电极(未示出)。在这种情况下，第一电极、有机EML和第二电极可形成有机发光二极管(OLED) E，OLED E可连接到驱动TFT DTr和电源线129。相应地，当通过栅极线103施加信号时，开关TFT STr可导通。此外，数据线130的信号可传送到驱动TFT DTr的栅极，从而驱动TFT DTr可导通以通过OLED E发射光。在这种情况下，当驱动TFT DTr导通时，可确定从电源线129流到OLED E的电流的电平，以便OLED E能够实现灰度级。当开关TFT STr截止时，存储电容器StgC可用于保持驱动TFTDTr的恒定栅极电压。因此，即使当开关TFT STr截止时，提供到OLED E的电流的电平也可保持恒定，直到下一帧为止。同时，可在位于显示区域AA上方的焊盘部PA中设置数据焊盘DP和栅极焊盘GP。数据焊盘DP可连接到形成在显示区域AA中的数据线130，并用于连接外部印刷电路板(PCB)(未示出)。栅极焊盘GP可将包含在多个栅极电路单元C1、C2和C3中的多条时钟线CLKl至CLKl3以及栅极信号线VeH、Vgl和Vst与外部PCB连接。此外，多个栅极电路单元Cl、C2和C3可在显示区域AA的一侧与多个信号输入单元SI和S2交替。在这种情况下，尽管例示性地示出了多个信号输入单元SI和S2包括第一和第二信号输入单元SI和S2，但是可进一步设置与第二信号输入单元S2相远离并与显示区域AA相邻的第三信号输入单元(未示出)。可在第一和第二信号输入单兀SI和S2中设置多条信号线,例如第一到第十三时钟线CLKl至CLK13、栅极高信号线Vra、栅极低信号线Va以及存储信号线VST。尽管未在图中示出，除了栅极高信号线Vra、栅极低信号线Va以及存储信号线Vst之外，可在第一和第二信号输入单元SI和S2中进一步设置电源线(未示出)，例如VDD线(未示出)和VSS线(未示出)。可选地，电源线可以不设置在第一和第二信号输入单元SI和S2中，但是可与数据线130相远离地形成，从而使电源可从外部PCB通过数据焊盘DP直接施加到每个像素区域P。时钟线CLKl至CLK13以及栅极信号线VeH、Vgl和Vst中的每一条的一端可连接到栅极焊盘GP。在这种情况下，可设置一条或两条存储信号线VST。同时，可在位于显示区域AA—侧上的非显示区域NA中设置第一到第三栅极电路单元C1、C2和C3。第一到第三栅极电路单元C1、C2和C3可与第一和第二信号输入单元SI和S2交替，并分别设置在第一信号输入单元SI的一侧上、第一和第二信号输入单元SI和S2之间、以及第二信号输入单元S2的另一侧上。尽管未在图中示出，当在位于显示区域AA一侧上的非显示区域NA中进一步设置第三信号输入单元时，可在第三信号输入单元的另一侧上进一步设置第四栅极电路单元(未示出)。在这种情况下，电路块CB1、CB2和CB3可分别逐个地设置在第一到第三栅极电路单元Cl、C2和C3中。电路块CBl、CB2和CB3的每一个可包括一个或两个局部电路块PBl和PB2。优选地，电路块CB1、CB2和CB3可分离成多个像素行，在像素行中设置各栅极线。优选地，设置在相同像素行中的电路块与设置在相应像素行中的栅极线连接。在这种情况下，本发明的一个显著特点是提供包含在每个电路块CBl、CB2和CB3中的局部电路块PBl和PB2，其可对应于每个像素行PL的宽度，并可沿栅极线103的长度方向依次设置成一行。优选地，每个信号输入单元SI和S2包括至少一个组，每个组包括多条时钟线，每个电路块CB1、CB2和CB3包括沿着栅极线的长度方向在每个像素行中依次设置成一行的一个或两个局部电路块，每个局部电路块包含在与其最靠近的信号输入单元中并且通过多条第一连接线与形成在与其最靠近的一个组中的时钟线连接。优选地，每个信号输入单元SI和S2包括第一组和第二组，其中，在形成在相同像素行中的电路块之中，信号输入单元设置在两侧上的电路块包括彼此邻近的两个局部电路块，并且信号输入单元设置在一侧或另一侧上的电路块包括一个局部电路块。优选地，在栅极电路单元Cl、C2和C3之中，包括两个局部电路块的栅极电路单元包括形成在局部电路块之间的栅极高信号线Vra和栅极低信号线Va。优选地，每个信号输入单元SI和S2包括邻近于多条时钟线的栅极高信号线VeH、栅极低信号线Va和存储信号线VST。优选地，在每个信号输入单元SI和S2包括两个组时，栅极高信号线Vra、栅极低信号线Va和存储信号线Vst形成在邻近的组之间，或者分别形成为邻近于每个组。在一个例子中，8相型第一局部电路块PBl可设置在第一栅极电路单元Cl中，而8相型第一局部电路块PBl和5相型第二局部电路块PB2可设置在第二栅极电路单兀C2中。此外,5相型第一局部电路块PBl可设置在位于第二信号输入单兀S2另一侧上的第三栅极电路单元C3中。尽管例示性地示出了 8相或5相型局部电路块PBl和PB2，每个局部电路块PBl和PB2可以是用于接收二到十个栅极信号的2相到10相型中的一种，并且局部电路块PBl和PB2的位置可在电路块CB1、CB2和CB3的每一个中交换。此外，当第三栅极电路单元C3进一步包括第三信号输入单元时，第三栅极电路单元C3可进一步包括两个局部电路块PBl(以及未示出)。在这种情况下，在第一到第三栅极电路单元C1、C2和C3中包括的每个电路块CB1、CB2和CB3可通过多条第一连接线CL连接到多条信号线(即时钟线CLKl至CLK13、栅极高信号线VeH、栅极低信号线Va以及存储信号线VST)。在这种情况下，最靠近显示区域AA形成的栅极电路单元(例如第三栅极电路单元C3)可连接到形成在显示区域AA中的栅极线103。此外，位于相同像素行PL中并设置在电路块CB1、CB2和CB3的其中之一中的相邻局部电路块PBl和PB2可彼此电连接。同时，在根据本发明实施方式的GIP型OLED显示装置的阵列基板101中，局部电路块PBl和PB2可沿着栅极线103的长度方向依次布置在相同像素行PL中。此外，包含在栅极电路单元C2中的第一和第二局部电路块PBl和PB2可与包含在分别最靠近第一和和第二局部电路块PBl和PB2的不同信号输入单元SI和S2中的信号线CLKl至CLK13以及VGH> Vgl和Vst连接。结果，在连接到每个局部电路块PBl和PB2的多条第一连接线CL与包含在信号输入单元SI和S2中的多条信号线CLKl至CLK13以及VeH、Vgl和Vst之间的交叉可被最小化。因此，由于相比现有技术的GIP型OLED显示装置的阵列基板(参见图2中的40)，可以大大减小在多条第一连接线CL与多条信号线CLKl至CLK13以及VeH、Va和Vst之间的重叠部分，因此由彼此交叉的多条第一连接线CL与多条信号线CLKl至CLK13以及VeH、Vgl和Vst之间的重叠导致的寄生电容可被最小化。参照图4，在根据本发明实施方式的GIP型OLED显示装置的阵列基板101中，包含在第一栅极电路单元CBl中的8相型第一局部电路块PBl可连接到邻近于第一局部电路块PBl的第一到第八时钟线CLKl至CLK8，并依次布置在邻近于第一局部电路块PBl的第一信号输入单元SI中。此外，可以看到，8相型第一局部电路块PBl不与连接到远离于第一到第八时钟线CLKl至CLK8的第二局部电路块PB2的第九到第十三时钟线CLK9至CLK13交叉。此外，可以看到，横跨第一信号输入单元SI而与第一局部电路块PBl相对设置的第二局部电路块PB2可连接到第九到第十三时钟线CLK9至CLK13，其中第九到第十三时钟线CLK9至CLK13邻近于第二局部电路块PB2并且不与第一到第八时钟线CLKl至CLK8交叉。因此，在根据本发明实施方式的GIP型OLED显示装置的阵列基板101中，每个局部电路块PBl和PB2可连接到时钟线CLKl至CLK8或CLK9至CLK13，其中时钟线CLKl至CLK8或CLK9至CLK13可设置在邻近于相应局部电路块并位于相应局部电路块一侧或另一侧上的信号输入单元SI和S2中，并属于第一组grl或第二组gr2，其中第一组grl或第二组gr2可根据每个局部电路块PBl和PB2的相位类型而属于8或5的组。因此，相比现有技术的GIP型OLED显示装置的阵列基板(参见图2中的40)，可以大大减小在第一连接线CL与时钟线CLKl至CLK13之间的交叉部分。此外，在根据本发明的实施方式具有上述构造的GIP型OLED显示装置中，在时钟线CLKl至CLK8或CLK9至CLK13与连接线CL之间的寄生电容可被减小，从而能够缩短对传送到显示装置的数据信号进行充电和放电所需的时间。因此，可减少显示一个图像所需的帧时长。此外，当显示一个图像所需的帧时长被调整为与现有技术的GIP型OLED显示装置相同的水平时，由于可提高驱动频率，因此可提供具有良好显示质量和高分辨率的大面积显示装置。下文为了简明起见，将包含在信号输入单元SI和S2中的两个时钟线组分别定义为第一和第二组grl和gr2。除了时钟线CLKl至CLK13之外，可在每个信号输入单元SI和S2中的第一组grl与第二组gr2之间设置栅极高信号线Vra、栅极低信号线Va以及存储信号线VST，如图5所示。可选地，如图6所示(图6是根据本发明第一实施方式的第一修改例子的GIP型OLED显示装置的阵列基板的非显示区域部分的放大平面图)，可在包含在每个信号输入单元SI和S2中的每个第一组grl和第二组gr2中设置栅极高信号线Vra、栅极低信号线Va以及存储信号线VST。同时，如图7所示(图7是根据本发明第一实施方式的第二修改例子的GIP型OLED显示装置的阵列基板的非显示区域部分的放大平面图)，栅极高信号线Vra、栅极低信号线Vgl以及存储信号线Vst (不包括时钟线CLKl至CLK13)可以不设置在第一和第二信号输入单元SI和S2中，而是可以彼此邻近地设置在包含两个局部电路块PBl和PB2的栅极电路单元C2中的局部电路块PBl和PB2之间。在另一种情况下，存储信号线Vst可以设置在每个信号输入单元SI和S2的每个第一组grl和第二组gr2中，并且仅栅极高信号线Vra和栅极低信号线Va可设置在位于相同电路块CB2中的邻近局部电路块PBl和PB2之间。同时，在根据本发明第一实施方式的GIP型OLED显示装置的阵列基板101中，在多条时钟线CLKl至CLK13与多条第一连接线CL之间的交叉部分可被减小。因此，可以实验性地例证，由所有第一和第二信号输入单元SI和S2产生的寄生电容相比现有技术的GIP型OLED显示装置的阵列基板的所有第一和第二信号输入单元(参见图2中的SI和S2)产生的寄生电容减少了大约38.4%。也就是说，在现有技术的GIP型OLED显示装置的阵列基板(图2中的40)(其中，设置在每个像素行PL中并且还设置在栅极电路单元C1、C2和C3的每个电路块CB1、CB2和CB3中的局部电路块PBl和PB2位于垂直于栅极线103的长度方向的方向上，即位于数据线130的长度方向上)中，假设设置四个局部电路块来接收四个分离的栅极信号，并且提供1080个像素行PL，则由第一和第二信号输入单元(参见图2中的SI和S2)产生的寄生电容的总和是535.6pF。与此相对照，在根据本发明第一实施方式的GIP型OLED显示装置的阵列基板101中，假设与现有技术的GIP型OLED显示装置的阵列基板40类似地设置四个局部电路块PBl和PB2来接收四个分离的栅极信号，并且提供1080个像素行PL，则由第一和第二信号输入单元SI和S2产生的寄生电容的总和是329.89pF。因此，可以看到，根据本发明第一实施方式的GIP型OLED显示装置的阵列基板101的寄生电容比现有技术的GIP型OLED显示装置的阵列基板40的寄生电容少了大约38.4%。图8是根据本发明第二实施方式的GIP型OLED显示装置的阵列基板的非显示区域部分的平面图。这里，将简明地描述根据第一和第二实施方式的构造之间的差别。参照图8，在根据本发明第二实施方式的GIP型OLED显示装置的阵列基板201中，信号输入单元SI (以及未示出)和栅极电路单元Cl、C2 (以及未示出)可彼此交替，并且可以以相同的方式设置。每个栅极电路单元Cl、C2 (以及未示出)可包括位于相同像素行PL中的一个电路块CB1、CB2 (或未示出)。在这种情况下，每个电路块CB1、CB2 (或未示出)可包括设置为5相或8相型的仅一个局部电路块PBl。因此，每个信号输入单元S1、S2 (以及未示出)可仅连接到设置在相应信号输入单元一侧上的电路块CBl、CB2 (或未示出)。此外，根据设置在电路块CBl中的局部电路块PBl的相位类型，每个信号输入单元S1、S2 (以及未示出)可包括第一到第五时钟线CLKl至CLK5或第一到第八时钟线CLKl至CLK8、栅极高信号线Vra、栅极低信号线Va以及一条存储
信号线VST。由于其余的元件与根据第一实施方式的GIP型OLED显示装置的阵列基板101的那些相同，因此省略其说明。类似地，在根据本发明第二实施方式的GIP型OLED显示装置的阵列基板201中，局部电路块CB1、CB2 (以及未示出)可沿栅极线203的长度方向在相同像素行PL中布置成一行，并且第一连接线CLl可连接到最靠近每个局部电路块PBl的信号输入单元S1、S2(或未示出)的时钟线CLKl至CLK5或CLKl至CLK8。因此，由于与现有技术的GIP型OLED显示装置的阵列基板(参见图2中的40)相比，在多条第一连接线CL与时钟线CLKl至CLK5或CLKl至CLK8之间的交叉被大大减小，因此在多条第一连接线CL与时钟线CLKl至CLK5或CLKl至CLK8之间的寄生电容可被最小化。在根据本发明的GIP型OLED显示装置中，可以沿像素行的长度方向设置第一到第六局部块，其中第一到第六局部块包含在被分离成第一到第三栅极电路单元的各像素行的每个电路块中。由此，在第一到第三栅极电路单元中形成的多条时钟线与连接到第一和第二电路块的多条连接线之间的交叉可被最小化，从而使其间的寄生电容最小化。此外，由于在时钟线与连接线之间的寄生电容的减小，栅极信号可从第一像素行平滑地提供到第η像素行，从而可减小信号延迟，由此提高了在显示区域上显示的图像质量。此外，由于在时钟线与连接线之间的寄生电容被减小，能够缩短对传送到显示区域的数据信号进行充电和放电所需的时间，从而可减少显示一个图像所需的帧时长。此外，当显示一个图像所需的帧时长被调整为与现有技术的GIP型OLED显示装置相同的水平时，由于可提高驱动频率，因此可提供具有良好显示质量和高分辨率的大面积显示装置。在不脱离本发明的精神或范围的情况下，在本发明的显示装置中可进行各种修改和变化，这对于所属领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求书范围及其等效范围内的对本发明的所有修改和变化。
权利要求
1.一种面板内栅极型有机发光二极管显示装置的阵列基板，包括: 基板，在所述基板上限定用于显示图像的显示区域、设置在所述显示区域的外部的第一非显示区域以及具有焊盘的第二非显示区域，所述第一非显示区域具有彼此交替的多个信号输入单元和多个栅极电路单元； 栅极线和数据线，所述栅极线和数据线设置在所述显示区域上并彼此交叉以限定像素区域； 多个电路块，所述多个电路块形成在所述栅极电路单元上并被分离成多个像素行，在所述像素行中设置有各栅极线；以及 多条时钟线，所述多条时钟线形成在每个所述信号输入单元中， 其中每个所述信号输入单元包括至少一个组，每个组包括多条时钟线，每个所述电路块包括沿着所述栅极线的长度方向在每个所述像素行中依次设置成一行的一个或两个局部电路块，每个所述局部电路块包含在与其最靠近的信号输入单元中并且通过多条第一连接线与形成在与其最靠近的一个组中的时钟线连接。
2.如权利要求1所述的阵列基板，其中形成在相同像素行中的每个所述电路块包括一个局部电路块，每个所述信号输入单元包括一个组。
3.如权利要求1所述的阵列基板，其中每个所述信号输入单元包括第一组和第二组，以及 其中，在形成在相同像素行中的电路块之中，所述信号输入单元设置在两侧上的电路块包括彼此邻近的两个局部电路块，并且所述信号输入单元设置在一侧或另一侧上的电路块包括一个局部电路块。
4.如权利要求3所述的阵列基板，其中，在所述栅极电路单元之中，包括两个局部电路块的栅极电路单元包括形成在所述局部电路块之间的栅极高信号线和栅极低信号线。
5.如权利要求1所述的阵列基板，其中每个所述信号输入单元包括邻近于所述多条时钟线的栅极高信号线、栅极低信号线和存储线。
6.如权利要求5所述的阵列基板，其中在每个所述信号输入单元包括两个组时，所述栅极高信号线、所述栅极低信号线和所述存储线形成在邻近的组之间，或者分别形成为邻近于每个组。
7.如权利要求1至3中任一项所述的阵列基板，还包括: 开关薄膜晶体管，所述开关薄膜晶体管形成在每个所述像素区域中并连接到所述栅极线和数据线； 电源线，所述电源线形成为远离所述栅极线或所述数据线； 驱动薄膜晶体管，所述驱动薄膜晶体管形成在每个所述像素区域中并连接到所述开关薄膜晶体管和所述电源线；以及 有机发光二极管，所述有机发光二极管连接到所述驱动薄膜晶体管和所述电源线，并且所述有机发光二极管包括第一电极、有机发光层和第二电极。
8.如权利要求1至3中任一项所述的阵列基板，其中设置在相同像素行中的电路块与设置在相应像素行中的栅极线连接。
全文摘要
本发明公开一种面板内栅极型有机发光二极管显示装置的阵列基板。多个电路块形成在栅极电路单元上并被分离成多个像素行，在像素行中设置有各栅极线，并且多条时钟线形成在每个信号输入单元中。每个所述信号输入单元包括至少一个组。每个组包括多条时钟线。每个电路块包括沿着栅极线的长度方向在每个像素行中依次设置成一行的一个或两个局部电路块。每个局部电路块包含在与其最靠近的信号输入单元中并且通过多条第一连接线与形成在与其最靠近的一个组中的时钟线连接。
文档编号G09G3/32GK103107183SQ20121044811
公开日2013年5月15日 申请日期2012年11月9日 优先权日2011年11月9日
发明者崔基敏, 韩仁孝, 韩成晩 申请人:乐金显示有限公司