液晶显示器及其移位寄存装置制造方法
【专利摘要】本发明公开一种液晶显示器及其移位寄存装置。移位寄存装置包括多级串接在一起的移位寄存器。本发明通过将移位寄存器中负责停止输出扫描信号的晶体管的通道长度制作得比移位寄存器中负责输出扫描信号的晶体管的通道长度还要大，借以趋缓移位寄存器中负责输出扫描信号的晶体管受到移位寄存器中负责停止输出扫描信号的晶体管处于次临界区的漏电流的影响的程度，从而确保移位寄存器得以正常输出扫描信号。
【专利说明】液晶显示器及其移位寄存装置
[0001]本申请为分案申请，其母案的申请号为:200910159002.4，申请日为:2009年7月29日， 申请人:为:友达光电股份有限公司，发明名称为:液晶显示器及其移位寄存装置。
【技术领域】
[0002]本发明涉及一种平面显示器，且特别是有关于一种液晶显示器及其移位寄存装置。
【背景技术】
[0003]近年来，随着半导体科技蓬勃发展，便携式电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display, LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为各显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成本发展。
[0004]为了要降低液晶显示器的制作成本，已有部份厂商研发出在液晶显示面板采用非晶娃(amorphous silicon, a_Si )工艺的条件下,可将原先配置于液晶显示面板的扫描侧所使用的扫描驱动IC内部的移位寄存器(shift register)转移直接配置在液晶显示面板的玻璃基板(glass substrate)上。因此,原先配置于液晶显不面板的扫描侧所使用的扫描驱动IC即可省略，借以达到降低液晶显示器的制作成本的目的。
[0005]一般而言，直接制作在液晶显示面板的玻璃基板上的移位寄存器主要会由多颗N型晶体管所组成。其中，部分N型晶体管用以负责在移位寄存器的操作期间输出扫描信号以开启液晶显示面板内对应的一列像素，而其余N型晶体管则用以负责在移位寄存器的非操作期间停止输出扫描信号。
[0006]然而,在实务上，由于用以负责输出扫描信号与用以负责停止输出扫描信号的N型晶体管的通道长度(channel length)都相同。因此，在此条件下，用以负责输出扫描信号的N型晶体管很有可能会受到用以负责停止输出扫描信号的N型晶体管处于次临界区(sub-threshold region)的漏电流的影响而导致无法正常输出扫描信号。如此一来,移位寄存器会失效以连带影响液晶显示器无法正常显示影像画面。
【发明内容】
[0007]有鉴于此，本发明提供一种移位寄存装置，其包括多级串接在一起的移位寄存器。其中，第i级移位寄存器包括预充电单元、上拉单元，以及下拉单元，且i为正整数。预充电单元用以接收第(1-1)级移位寄存器所输出的第一扫描信号，并据以输出一充电信号。上拉单元耦接预充电单元，用以接收所述充电信号与第一时脉信号，并据以输出第二扫描信号。下拉单元耦接预充电单元与上拉单元，用以接收第二时脉信号与第(i+1)级移位寄存器所输出的第三扫描信号，并据以决定是否将所述第二扫描信号下拉至一参考电位。
[0008]于本发明的一示范性实施例中，预充电单元、上拉单元与下拉单元内分别具有至少一晶体管。其中，下拉单元内的晶体管具有第一通道长度，而预充电单元与上拉单元内的
晶体管分别具有第二通道长度，且所述第一通道长度大于所述第二通道长度。
[0009]于本发明的一示范性实施例中，所述第一通道长度实质上为所述第二通道长度的
1.01倍至4倍。
[0010]本发明另提供一种液晶显示器，其包括液晶显示面板与用以提供液晶显示面板所
需的背光源的背光模块。其中，液晶显示面板包括基板与上述本发明所提供的移位寄存装
置，且上述本发明所提供的移位寄存装置为直接配置在液晶显示面板的基板上。
[0011]应了解的是，上述一般描述及以下【具体实施方式】仅为例示性及阐释性的，其并不
能限制本发明所欲主张的范围。
【专利附图】
【附图说明】
[0012]图1绘示为本发明一示范性实施例的液晶显示器100的系统方块图；
[0013]图2绘示为本发明一示范性实施例的移位寄存装置SRD的方块图；
[0014]图3A绘示为本发明一示范性实施例的第i级移位寄存器SRi的方块图；
[0015]图3B绘示为本发明一示范性实施例的第i级移位寄存器SRi的电路图；
[0016]图4A绘示为N型晶体管 T3与T4的剖面示意图；
[0017]图4B绘示为N型晶体管Tl与T2的剖面示意图；
[0018]图5绘示为本发明一示范性实施例的第i级移位寄存器SRi中节点Q的实验波形图。
[0019]其中，附图标记
[0020]
100:液晶显示器101:显示面板
103:源极驱动器105:时序控制单元
107:背光模块301:预充电单元
303:上拉单元305:下拉单元
AA:显示区SRD:移位寄存装置
SR1-SRn:移位寄存器Tl~T4: N型晶体管
C:电容Q:节点
Vss:参考电位CV:充电信号
STV:起始信号CK、XCK:时脉信号
SS1-SSn:扫描信号D:漏极
S:源极G:栅极
L1、L2:通道长度Tpre、Tout:时间
A、B、C:曲线【具体实施方式】
[0021]现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/符号代表相同或类似部分。
[0022]图1绘示为本发明一示范性实施例的液晶显示器100的系统方块图。请参照图1,液晶显示器100包括显示面板101、源极驱动器103、时序控制单元105，以及用以提供显示面板101所需的背光源的背光模块107。显示面板101的显示区AA内具有多个以矩阵排列的像素(图中以MXN来表示，M、N皆为正整数)。另外，显示面板101的基板(未绘示，例如为玻璃基板)上的一侧更直接配置有移位寄存装置SRD。移位寄存装置SRD受控于时序控制单元105，用以序列输出扫描信号SS1?SSn以从显示区AA内的第一列像素逐一开启至最后一列像素。
[0023]更清楚来说，图2绘示为本发明一示范性实施例的移位寄存装置SRD的方块图。请合并参照图1与图2，移位寄存装置SRD包括N级电路结构实质上相同且彼此串接在一起的移位寄存器SR1?SRn。于本示范性实施例中，由于移位寄存器SR1?SRn的电路结构与工作原理实质上相同，故在此仅针对第i级移位寄存器SRi来做说明如下。
[0024]图3A绘示为本发明一示范性实施例的第i级移位寄存器SRi的方块图。图3B绘示为本发明一示范性实施例的第i级移位寄存器SRi的电路图。请合并参照图1?图3B，第i级移位寄存器SRi包括预充电单元301、上拉单元303，以及下拉单元305。其中，预充电单元301用以接收第(1-Ι)级移位寄存器SRp1所输出的扫描信号SSg，并据以输出充电信号CV。于本示范性实施例中，除了第I级移位寄存器SR1中的预充电单元301为接收时序控制单元105所提供的起始信号STV外，其余移位寄存器中的预充电单元301为接收上一级移位寄存器所输出的扫描信号。
[0025]举例来说，第2级移位寄存器SR2中的预充电单元301为接收第I级移位寄存器SR1所输出的扫描信号SS1，第3级移位寄存器SR3中的预充电单元301为接收第2级移位寄存器SR2所输出的扫描信号SS2，依此类推至第N级移位寄存器SRn中的预充电单元301为接收第(N-1)级移位寄存器SIV1所输出的扫描信号SSN_lt)
[0026]请继续参照图3A，上拉单元303耦接预充电单元301，用以接收预充电单元301所输出的充电信号CV与时序控制器105所提供的时脉信号CK，并据以输出扫描信号SSit5下拉单元305耦接预充电单元301与上拉单元303，用以接收时序控制器105所提供的时脉信号XCK与第(i+Ι)级移位寄存器SRi+1所输出的扫描信号SSi+1,并据以决定是否将扫描信号SSiT拉至参考电位Vss (例如为接地电位，但并不限制于此)。其中，时序控制器105所提供的时脉信号CK与XCK的相位差为180度。
[0027]于此，请继续参照图3B,于本示范性实施例中，预充电单元301具有N型晶体管Tl。其中，N型晶体管Tl的栅极与源极耦接在一起以接收第(1-Ι)级移位寄存器SRp1所输出的扫描信号SSp1，而N型晶体管Tl的漏极则用以输出充电信号CV。
[0028]另外，上拉单元303具有N型晶体管T2与电容C。其中，N型晶体管T2的栅极耦接N型晶体管Tl的漏极、N型晶体管T2的源极用以接收时序控制器105所提供的时脉信号CK，而N型晶体管T2的漏极则用以输出扫描信号SRitl电容C耦接在N型晶体管T2的栅极与漏极之间。[0029]再者，下拉单元305具有N型晶体管T3与T4。其中，N型晶体管Τ3的栅极用以接收时序控制器105所提供的时脉信号XCK、N型晶体管T3的源极耦接N型晶体管T2的漏极，而N型晶体管T4的漏极则耦接至参考电位Vss。N型晶体管T4的栅极用以接收第(i+1)级移位寄存器SRi+1所输出的扫描信号SSi+1、N型晶体管T4的源极耦接N型晶体管T2的栅极，而N型晶体管T4的漏极则耦接至参考电位Vss。
[0030]于本示范性实施例中，N型晶体管Tl与T2具有相同的通道长度(channellength),而N型晶体管T3与T4具有相同的通道长度。但是，N型晶体管T3与T4的通道长度大于N型晶体管Tl与T2的通道长度。
[0031]更清楚来说，图4A绘示为N型晶体管T3与T4的剖面示意图，而图4B绘示为N型晶体管Tl与T2的剖面示意图。请合并参照图4A与图4B，从图4A与图4B可清楚看出，标号D表不为N型晶体管Tl?T4的漏极、标号S表不为N型晶体管Tl?T4的源极,而标号G表不为N型晶体管Tl?T4的棚极。另外，标号LI表不为N型晶体管T3与T4的通道长度，而标号L2表示为N型晶体管Tl与T2的通道长度。
[0032]由此可知，在此所谓的“通道长度”指的是N型晶体管的漏极与源极间的距离，且在较佳状况下，N型晶体管T3与T4的通道长度LI实质上可以为N型晶体管Tl与T2的通道长度L2的1.01倍至4倍，但并不限制于此。也就是说，N型晶体管T3与T4的通道长度LI相对于N型晶体管Tl与T2的通道长度L2的倍数可端视实际设计需求而决定，容后再详述。
[0033]基于上述，当第i级移位寄存器SRi的预充电单元301接收到第(1-Ι)级移位寄存器SRp1所输出的扫描信号SSp1时，N型晶体管Tl会被开启以对节点Q进行预充电。如此一来，当时序控制器105所提供的时脉信号CK致能时，节点Q上的电压会受时脉信号CK的率禹合效应(coupling effect)的影响而被拉升,借以使得上拉单元303的NMOS晶体管T2会被开启，从而输出扫描信号SSi以开启显示区AA内相应的第i列像素。
[0034]紧接着，在预充电单元301与上拉单元303负责输出扫描信号SSi之后，下拉单元305的N型晶体管T3会因为时序控制器105所提供的时脉信号XCK致能而被开启。如此一来，扫描信号SSi会被下拉至参考电位Vss以关闭显示区AA内相应的第i列像素。
[0035]另外，当下拉单元305的N型晶体管T3将扫描信号SSi下拉至参考电位Vss之后，由于第(i+1)级移位寄存器SRi+1所输出的扫描信号SSi+1会反馈至第i级移位寄存器SRJA下拉单元305的N型晶体管T4。如此一来，第i级移位寄存器SRi的下拉单元305的NMOS晶体管T4会被开启，从而对节点Q进行放电，以避免节点Q在预充电单元301与上拉单元303负责输出扫描信号SSi之后受时脉信号CK的耦合。由此可知，当预充电单元301与上拉单兀303负责输出扫描信号SSi之后,下拉单兀305会负责停止输出扫描信号SSit5
[0036]据此，当时序控制单元105提供起始信号STV给第I级移位寄存器SR1的预充电单元301，且分别提供相位差180度的时脉信号CK与XCK给所有移位寄存器SR1?SRn的上拉单元303与下拉单元305时，移位寄存装置SRD内的移位寄存器SR1?SRn会序列输出扫描信号SS1?SSN，以从显示区AA内的第一列像素逐一开启至最后一列像素，而源极驱动器103会提供对应的显示资料给被移位寄存装置SRD所开启的列像素。如此一来，再加上背光模块107所提供的背光源，则显示面板101即会显示影像画面。
[0037]根据现有技术所述及的内容可知，由于用以负责输出扫描信号与用以负责停止输出扫描信号的N型晶体管的通道长度都相同。因此，在此条件下，用以负责输出扫描信号的N型晶体管很有可能会受到用以负责停止输出扫描信号的N型晶体管处于次临界区的漏电流的影响而导致无法正常输出扫描信号。如此一来，移位寄存器会失效以连带影响液晶显示器无法正常显示影像画面。
[0038]也亦因如此，当移位寄存器SR1~SRn的N型晶体管Tl~T4的通道长度都相同的条件下(亦即L1=L2)，用以负责输出扫描信号SS1~SSn的N型晶体管Tl与T2很有可能会受到用以负责停止输出扫描信号SS1~SSn的N型晶体管T3与T4处于次临界区的漏电流的影响而导致无法正常输出扫描信号SS1~SSN。如此一来，移位寄存器SR1~SRn会失效以连带影响液晶显示器100无法正常显示影像画面。
[0039]有鉴于此，本示范性实施例特别将下拉单元305的N型晶体管T3与T4的通道长度LI制作的比预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2还要大(亦即L1>L2)，且下拉单元305的N型晶体管T3与T4的通道长度LI实质上可以为预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2的1.01倍至4倍。
[0040]更清楚来说，图5绘示为本发明一示范性实施例的第i级移位寄存器SRi中节点Q的实验波形图。请合并参照图3与图5，从图5可以清楚看出，于时间Tpre时，节点Q会被进行预充电。另外，于时间Tout的区间中分别绘示有三条曲线A、B与C。其中，曲线A表示为下拉单元305的N型晶体管T3与T4的通道长度LI等于预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2的条件下(亦即L1=L2)，N型晶体管Tl与T2受到N型晶体管T3与T4处于次临界区的漏电流的影响的程度。曲线B表示为下拉单元305的N型晶体管T3与T4的通道长度LI略大于预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2的条件下(亦即L1>L2)，N型晶体管Tl与T2受到N型晶体管T3与T4处于次临界区的漏电流的影响的程度。曲线C表示为下拉单元305的N型晶体管T3与T4的通道长度LI远大于 预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2的条件下(亦即L1?L2)，N型晶体管Tl与T2受到N型晶体管T3与T4处于次临界区的漏电流的影响的程度。
[0041]由此可知，当下拉单元305的N型晶体管T3与T4的通道长度LI等于预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2时，N型晶体管Tl与T2受到N型晶体管T3与T4处于次临界区的漏电流的影响的程度会比较严重，亦即曲线A于时间Tout的电压降(voltage drop)幅度最大。因此,第i级移位寄存器SRi很有可能无法正常输出扫描信号SSit5
[0042]另外，当下拉单元305的N型晶体管T3与T4的通道长度LI越大于预充电单元301与上拉单元303的N型晶体管Tl与T2的通道长度L2时，N型晶体管Tl与T2受到N型晶体管T3与T4处于次临界区的漏电流的影响的程度会越趋缓，亦即曲线B与C于时间tout的电压降幅度相对于曲线A而言会越来越趋缓。因此，即可确保第i级移位寄存器SRi得以正常输出扫描信号SSiO
[0043]综上所述，本发明主要是通过将移位寄存器中负责停止输出扫描信号的N型晶体管的通道长度制作的比移位寄存器中负责输出扫描信号的N型晶体管的通道长度还要大，借以趋缓移位寄存器中负责输出扫描信号的N型晶体管受到移位寄存器中负责停止输出扫描信号的N型晶体管处于次临界区的漏电流的影响的程度，从而确保移位寄存器得以正常输出扫描信号。
[0044]另外，虽然上述示范性实施例提出了移位寄存器中预充电单元、上拉单元与下拉单元的某一种电路实施态样，但是本发明并不限制于此。也就是说，只要移位寄存器中可以被区分有预充电单元、上拉单元与下拉单元的其他电路实施例，本发明就可将其下拉单元中的所有或部分N型晶体管的通道长度加大，借以趋缓移位寄存器中负责输出扫描信号的N型晶体管受到移位寄存器中负责停止输出扫描信号的N型晶体管处于次临界区的漏电流的影响的程度。
[0045]当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
【权利要求】
1.一种移位寄存装置，其特征在于，包括: 多级串接在一起的移位寄存器，其中第i级移位寄存器包括: 一预充电单元，至少具有一第一晶体管，接收第i_l级移位寄存器所输出的一第一扫描信号，并据以输出一充电信号，i为正整数； 一上拉单元，至少具有一第二晶体管，耦接该预充电单元，接收该充电信号与一第一时脉信号，并据以输出一第二扫描信号；以及 一下拉单元，至少具有一第三晶体管与一第四晶体管，耦接该预充电单元与该上拉单元，接收一第二时脉信号与第(i+1)级移位寄存器所输出的一第三扫描信号，并据以决定是否将该第二扫描信号下拉至一参考电位， 其中，该下拉单元内的该第三晶体管与该第四晶体管具有一第一通道长度，该预充电单元与该上拉单元内的所述第一晶体管与第二晶体管分别具有一第二通道长度，该第一通道长度大于该第二通道长度，且所述第一通道长度为所述第二通道长度的1.0l倍至4倍，借以确保移位寄存器得以正常输出扫描信号。
2.根据权利要求1所述的移位寄存装置，其特征在于，该预充电单元内的该第一晶体管为一第一 N型晶体管， 其中，该第一 N型晶体管的栅极与源极耦接在一起以接收该第一扫描信号，而该第一 N型晶体管的漏极则用以输出该充电信号。
3.根据权利要求2所述的移位寄存装置，其特征在于，该上拉单元内的该第二晶体管为一第二 N型晶体管， 其中，该第二 N型晶体管的栅极耦接该第一 N型晶体管的漏极，该第二 N型晶体管的源极用以接收该第一时脉信号，而该第二 N型晶体管的漏极则用以输出该第二扫描信号。
4.根据权利要求3所述的移位寄存装置，其特征在于，该上拉单元内更具有一电容，其耦接在该第二 N型晶体管的栅极与漏极之间。
5.根据权利要求3所述的移位寄存装置，其特征在于，该下拉单元内的该第三晶体管为一第三N型晶体管， 其中，该第三N型晶体管的栅极用以接收该第二时脉信号，该第三N型晶体管的源极耦接该第二 N型晶体管的漏极，而该第三N型晶体管的漏极则耦接至该参考电位。
6.根据权利要求5所述的移位寄存装置，其特征在于，该下拉单元内的该第四晶体管为一第四N型晶体管， 其中，该第四N型晶体管的栅极用以接收该第三扫描信号，该第四N型晶体管的源极耦接该第二 N型晶体管的栅极，而该第四N型晶体管的漏极则耦接至该参考电位。
7.根据权利要求6所述的移位寄存装置，其特征在于，该第一与该第二N型晶体管分别具有该第二通道长度，而该第三与该第四N型晶体管分别具有该第一通道长度。
8.根据权利要求7所述的移位寄存装置，其特征在于，该第三与该第四N型晶体管的该第一通道长度大于该第一与该第二 N型晶体管的该第二通道长度，而该第三与该第四N型晶体管的该第一通道长度实质上为该第一与该第二 N型晶体管的该第二通道长度的1.01倍至4倍。
9.根据权利要求1所述的移位寄存装置，其特征在于，该第一与该第二时脉信号的相位差为180度。
10.一种液晶显示器，其特征在于，包括: 一液晶显示面板，包括一基板与一移位寄存装置，该移位寄存装置直接配置在该基板上，且具有多级串接在一起的移位寄存器，其中第i级移位寄存器包括: 一预充电单元，至少具有一第一晶体管，接收第i_l级移位寄存器所输出的一第一扫描信号，并据以输出一充电信号，i为正整数； 一上拉单元，至少具有一第二晶体管，耦接该预充电单元，接收该充电信号与一第一时脉信号，并据以输出一第二扫描信号；以及 一下拉单元，至少具有一第三晶体管与一第四晶体管，耦接该预充电单元与该上拉单元，接收一第二时脉信号与第i+ι级移位寄存器所输出的一第三扫描信号，并据以决定是否将该第二扫描信号下拉至一参考电位， 其中，该下拉单元内的该第三晶体管与该第四晶体管具有一第一通道长度，该预充电单元与该上拉单元内的所述第一晶体管与第二晶体管分别具有一第二通道长度，该第一通道长度大于该第二通道长度，且所述第一通道长度为所述第二通道长度的1.01倍至4倍，借以确保移位寄存器得以正常输出扫描信号；以及 一背光模块，提供该液晶显示面板所需的背光源。
11.根据权利要求10所述的液晶显示器，其特征在于，该预充电单元内的该第一晶体管为一第一 N型晶体管， 其中，该第一 N型晶体管的栅极与源极耦接在一起以接收该第一扫描信号，而该第一 N型晶体管的漏极则用以输出该充电信号。
12.根据权利要求11所述的液晶显示器，其特征在于，该上拉单元内的该第二晶体管为一第二 N型晶体管， 其中，该第二 N型晶体管的栅极耦接该第一 N型晶体管的漏极，该第二 N型晶体管的源极用以接收该第一时脉信号，而该第二 N型晶体管的漏极则用以输出该第二扫描信号。
13.根据权利要求12所述的液晶显示器，其特征在于，该上拉单元内更具有一电容，其耦接在该第二 N型晶体管的栅极与漏极之间。
14.根据权利要求12所述的液晶显示器，其特征在于，该下拉单元内的该第三晶体管为一第三N型晶体管， 其中，该第三N型晶体管的栅极用以接收该第二时脉信号，该第三N型晶体管的源极耦接该第二 N型晶体管的漏极，而该第三N型晶体管的漏极则耦接至该参考电位。
15.根据权利要求14所述的液晶显示器，其特征在于，该下拉单元内的该第四晶体管为一第四N型晶体管， 其中，该第四N型晶体管的栅极用以接收该第三扫描信号，该第四N型晶体管的源极耦接该第二 N型晶体管的栅极，而该第四N型晶体管的漏极则耦接至该参考电位。
16.根据权利要求15所述的液晶显示器，其特征在于，该第一与该第二N型晶体管分别具有该第二通道长度，而该第三与该第四N型晶体管分别具有该第一通道长度。
17.根据权利要求16所述的液晶显示器，其特征在于，该第三与该第四N型晶体管的该第一通道长度大于该第一与该第二 N型晶体管的该第二通道长度，而该第三与该第四N型晶体管的该第一通道长度实质上为该第一与该第二 N型晶体管的该第二通道长度的1.01倍至4倍。
18.根据权利要求10所述的液晶显示器，其特征在于，该第一与该第二时脉信号的相位差为180度。`
【文档编号】G09G3/36GK103514851SQ201310409640
【公开日】2014年1月15日 申请日期:2009年7月29日 优先权日:2009年7月29日
【发明者】蔡东璋, 陈怡君 申请人:友达光电股份有限公司