用于液晶显示的goa电路及液晶显示装置制造方法
【专利摘要】本发明公开一种用于液晶显示的GOA电路，包括级联的多个移位缓存单元，按照第N级移位缓存单元控制对显示区域第N级扫描线充电，该第N级移位缓存单元包括上拉电路、下拉电路、下拉维持电路、上拉控制电路、下传电路及自举电容。利用一恒压信号源或通过两组信号源来替代第N级扫描线执行下传作用。本发明实施例还公开了一种显示设备。本发明降低第N级扫描线的负载及级传走线带来的风险。并实现控制正反向扫描。
【专利说明】用于液晶显示的GOA电路及液晶显示装置
【【技术领域】】
[0001]本发明涉及液晶显示【技术领域】，特别是涉及一种用于液晶显示的G0A(GateDriver On Array,阵列基板行扫描驱动)电路及液晶显示装置。
【【背景技术】】
[0002]在主动式液晶显示器中，每个像素具有一个薄膜晶体管(Thin film transistor,TFT),其栅极(Gate)连接至扫描线,漏极(Drain)连接至数据线,源极(Source)则连接至像素电极。在扫描线上施加足够的电压，会使得该扫描线上的所有TFT打开，此时数据线上的显示信号电压会通过薄膜晶体管写入像素电极，控制不同液晶的透光度进而达到控制色彩的效果。
[0003]目前主动式液晶显示面板扫描线的驱动主要由面板外接的IC来完成，外接的IC可以控制各级扫描线的逐级充电和放电。
[0004]而阵列基板行扫描驱动(GOA)技术，可以运用液晶显示面板的原有制程将扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
[0005]现有的GOA电路通常包括级联的多个移位缓存单元(shift register)，每一级移位缓存单元对应驱动一级扫描线。移位缓存单元主要包括有上拉电路(Pull-up part)、上拉控制电路(Pull-up control part),下传电路(Transfer Part)、下拉电路(KeyPull-down Part)和下拉维持电路(Pull-down Holding Part),以及负责电平抬升的自举(Boast)电容。所述上拉电路主要负责将时钟信号(Clock)输出为栅极(Gate)信号；所述上拉控制电路负责控制所述上拉电路的打开时间，一般连接前面级移位缓存单元传递过来的下传信号或者Gate信号；所述下拉电路负责在第一时间将Gate信号拉低为低电平，即关闭Gate信号；所述下拉维持电路则负责将Gate输出信号和所述上拉电路的Gate信号(通常称为Q点)维持(Holding)在关闭状态(即负电平)，通常有两个下拉维持模块交替作用；自举电容(Cb)则负责Q点的二次抬升，这样有利于所述上拉电路的G(N)输出。
[0006]如图1所示,示出了现有GOA电路的示意图。该移位缓存单元包括:上拉控制电路100、上拉电路200、下传电路300、下拉电路400、自举电容500、第一下拉维持电路600、第二下拉维持电路700以及桥接电路800，其中第一下拉维持电路600、第二下拉维持电路700以及桥接电路800构成三段式电阻分压设计。
[0007]桥接电路800主要通过薄膜晶体管T55来负责调节两端P(N)和K(N)的电平。薄膜晶体管T55栅极连接接Q (N)，漏极和源极分别接P (N)和K (N)，在作用期间T55的栅极打开使得P(N)和K(N)的电平相近处于关闭状态，且由于低频信号LCl和LC2的低电平小于VSS，这样可以调节作用期间P(N)和K(N)的电平小于VSS，从而保证下拉G(N)点的薄膜晶体管T32、T33和下拉Q点的T42、T43的Vgs〈0V，能够更好的防止作用期间的G(N)点和Q点漏电；
[0008]所述第一下拉维持电路600和所述第二下拉维持电路700采用对称式设计，主要实现以下功能:其一是:当作用期间，所述第一下拉维持电路600(或所述第二下拉维持电路700)处于大电阻的关闭状态，则此时所述第二下拉维持电路700 (或所述第一下拉维持电路600)就处于小电阻的打开状态，而桥接电路800处于小电阻的打开状态，故使得P(N)和K(N)处于低电平状态，以确保Q(N)点抬升和栅极G(N)输出；其二是:在非作用期间，所述第一下拉维持电路600和所述第二下拉维持电路700均处于小电阻的打开状态，而桥接电路800处于大电阻的关闭状态，这样可以实现P(N)和K(N)的高低电平和交替作用。薄膜晶体管T54的栅极连接LC2，其漏极连接LC1，其源极连接P (N);薄膜晶体管T64的栅极连接LCl，其漏极连接LC2，其源极连接L (N);这两颗TFT称之为平衡TFT (Balance TFT)，主要实现调节电阻分压作用和信号切换时的迅速放电作用；而了52的栅极连接Q(N)，其漏极连接S (N)，其源极连接VSS ;而T62的栅极连接Q (N)，其漏极连接T (N)，其源极连接VSS，这两颗TFT的主要实现保证在作用期间拉低S(N)和T (N)的作用。
[0009]通过采用所述第一下拉维持电路600、所述第二下拉维持电路以及桥接电路800的三段式分压原理的移位缓存单元，可以增加下拉维持电路的高温稳定性和长时间操作的可靠性，而且充分利用了低频信号的作用实现了 P(N)和K(N)的切换以及使得作用期间P(N)和K(N)拉到更低的电平确保作用期间最大限度的降低Q(N)点和G(N)的漏电，同时在非作用期间P(N)和K (N)其中一个处于低电平时基本接近LC的低电平，由于LC的低电平小于VSS，那么晶体管T32/T42或者晶体管T33/T43能够有一半的时间处于负压恢复状态，通过调节低频信号的低电平可以控制负压的电平，这样可以有效降低下拉维持电路的失效风险。
[0010]惟，现有的GOA电路主要采用的是移位寄存器的原理，在逐级信号的传递时一般直接采用扫描驱动信号G (N)进行下传，这样会增加扫描驱动信号G (N)的负载，且走线会比较复杂，这样存在一定的断线风险。
[0011]另外，现有的大多数GOA电路基本设计的是单一方向的扫描，无法提供双向的扫描。
【
【发明内容】
】
[0012]本发明的目的在于提供一种用于液晶显示的GOA电路及液晶显示装置。利用恒压信号源VDD来替代扫描驱动信号G (N)执行下传作用，并且通过设置另外的下传模块和恒压信号源搭配使用达到级间信号传递的目的，这样就使得扫描驱动信号G(N)只负责驱动扫描信号线，降低扫描驱动信号G(N)信号的负载以及级传走线带来的风险，增强所述栅极信号点Q(N)作用期间的充电能力，可以通过调节VDD的电平来增强所述栅极信号点Q(N)的电平。通过两组信号源VF和VR来实现控制正反向扫描，实现GOA电路的正反向扫描功能。
[0013]为实现上述目的，本发明提供一种用于液晶显示的GOA电路，所述GOA电路包括级联的多个移位缓存单元，按照第N级移位缓存单元控制对显示区域第N级扫描线充电，该第N级移位缓存单元包括上拉电路、下拉电路、下拉维持电路、上拉控制电路、下传电路及自举电容；
[0014]所述上拉电路、所述下拉维持电路及所述自举电容分别与栅极信号点和所述第N级扫描线连接；
[0015]所述上拉控制电路和所述下传电路分别与所述栅极信号点连接；
[0016]所述下拉电路与来自第N+1级移位缓存单元的开动信号连接；
[0017]所述上拉控制电路与来自第N-1级移位缓存单元的开动信号连接；
[0018]所述下拉维持电路包括:
[0019]第一晶体管，其栅极连接第一电路点，其漏极和源极分别连接所述第N级扫描线和第一输入直流电压；
[0020]第二晶体管，其栅极连接所述第一电路点，其漏极和源极分别连接所述栅极信号点和第二输入直流电压；
[0021]第三晶体管，其栅极连接所述栅极信号点，其漏极和源极分别连接源极信号点和所述第一输入直流电压；
[0022]第四晶体管，其源极连接所述源极信号点，其栅极和漏极均连接第一时钟信号；
[0023]第五晶体管，其栅极连接所述源极信号点，其漏极和源极分别连接所述第一时钟信号和所述第一电路点；
[0024]第六晶体管，其栅极连接第二时钟信号，其漏极和源极分别连接所述第一时钟信号和所述第一电路点；
[0025]第七晶体管，其栅极连接所述第一电路点，其漏极和源极分别连接来自第N级移位缓存单元的开动信号和所述第二输入直流电压；
[0026]第八晶体管，其栅极连接第二电路点，其漏极和源极分别连接所述第N级扫描线和所述第一输入直流电压；
[0027]第九晶体管，其栅极连接所述第二电路点，其漏极和源极分别连接所述栅极信号点和所述第二输入直流电压；
[0028]第十晶体管，其栅极连接所述栅极信号点，其漏极和源极分别连接漏极信号点和所述第一输入直流电压；
[0029]第十一晶体管，其源极连接所述漏极信号点，其栅极和漏极均连接所述第二时钟信号;
[0030]第十二晶体管，其栅极连接所述漏极信号点，其漏极和源极分别连接所述第二时钟信号和所述第二电路点；
[0031]第十三晶体管，其栅极连接所述第一时钟信号，其漏极和源极分别连接所述第二时钟信号和所述第二电路点；
[0032]第十四晶体管，其栅极连接所述第二电路点，其漏极和源极分别连接来自所述第N级移位缓存单元的开动信号和所述第二输入直流电压；
[0033]第十五晶体管，其栅极连接所述栅极信号点，其漏极和源极分别连接所述第一电路点和所述第二电路点；
[0034]工作时，所述第一时钟信号和所述第二时钟信号的频率低于第N级时钟信号，并且所述第一时钟信号对所述第一电路点的充电和所述第二时钟信号对所述第二电路点的充电交替进行。
[0035]在一实施例中，所述上拉电路包括:
[0036]第十六晶体管，其栅极连接所述栅极信号点，其漏极和源极分别输入所述第N级时钟信号和连接所述第N级扫描线。
[0037]在一实施例中，所述下拉电路包括:
[0038]第十七晶体管，其栅极连接来自所述第N+1级移位缓存单元的开动信号，其漏极和源极分别连接所述栅极信号点和所述第二输入直流电压。
[0039]在一实施例中，所述下传电路包括:
[0040]第十八晶体管，其栅极连接所述栅极信号点，其漏极和源极分别输入所述第N级时钟信号和输出所述第N级开动信号。
[0041 ] 在一实施例中，所述上拉控制电路包括:
[0042]第十九晶体管，其栅极连接来自所述第N-1级移位缓存单元的开动信号，其漏极连接恒压信号源，其源极连接所述栅极信号点。
[0043]在一实施例中，所述上拉控制电路包括:
[0044]第十九晶体管，其栅极连接来自所述第N-1级移位缓存单元的开动信号，其漏极连接正向信号源，其源极连接所述栅极信号点。在一实施例中，所述下拉电路包括:
[0045]第十七晶体管，其栅极连接来自所述第N+1级移位缓存单元的开动信号，其漏极和源极分别连接所述栅极信号点和反向信号源。
[0046]在一实施例中，所述第N级时钟信号的占空比小于50%。
[0047]在一实施例中，所述第二直流电压小于所述第一直流电压。
[0048]相应地，本发明实施例的再一方面还提供一种液晶显示装置，其包括前述的用于液晶显不的GOA电路。
[0049]通过本发明的上述技术方案，产生的有益技术效果在于，利用恒压信号源VDD来替代第N级扫描线G (N)执行下传作用，并且通过设置另外的下传模块和恒压信号源搭配使用达到级间信号传递的目的，这样就使得第N级扫描线G(N)只负责驱动扫描信号线，降低第N级扫描线G(N)的负载以及级传走线带来的风险，增强所述栅极信号点Q(N)作用期间的充电能力，可以通过调节恒压信号源VDD的电平来增强所述栅极信号点Q(N)。通过两组信号源VF和VR来实现控制正反向扫描，实现GOA电路的正反向扫描功能。
【【专利附图】
【附图说明】】
[0050]图1为现有技术中的用于液晶显不的GOA的电路不意图。
[0051]图2为本发明提供的用于液晶显示的GOA电路的第一实施例的电路示意图。
[0052]图3为图2中的GOA电路在实际操作时关键节点的波形示意图。
[0053]图4为本发明提供的用于液晶显示的GOA电路的第二实施例的电路示意图。
[0054]图5为图4中的GOA电路在正向扫描操作时关键节点的波形示意图。
[0055]图6为图4中的GOA电路在反向扫描操作时关键节点的波形示意图。
【【具体实施方式】】
[0056]以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
[0057]如图2所示，是本发明提供的用于液晶显示的GOA电路的第一实施例的电路示意图。在该实施例中，该GOA电路包括级联的多个移位缓存单元，按照第N级移位缓存单元控制对显示区域第N级扫描线G(N)充电，该第N级移位缓存单元包括上拉电路200、下拉电路400、下拉维持电路600、上拉控制电路100、下传电路300及自举电容Cb。所述上拉电路200、所述下拉电路400、所述下拉维持电路600及所述自举电容Cb分别与栅极信号点Q(N)和所述第N级扫描线G(N)连接。所述上拉控制电路100和所述下传电路300皆与所述栅极信号点Q(N)连接。
[0058]下拉维持电路600包括:
[0059]第一晶体管T32，其栅极连接第一电路点P (N)，其漏极和源极分别连接所述第N级扫描线G(N)和第一输入直流电压VSSl ；
[0060]第二晶体管T42，其栅极连接所述第一电路点P(N)，其漏极和源极分别连接所述栅极信号点Q(N)和第二输入直流电压VSS2 ；
[0061]第三晶体管T52，其栅极连接所述栅极信号点Q(N)，其漏极和源极分别连接源极信号点S(N)和所述第一输入直流电压VSSl ；
[0062]第四晶体管T51，其源极连接所述源极信号点S(N)，其栅极和漏极均连接第一时钟信号LCl ；
[0063]第五晶体管T53，其栅极连接所述源极信号点S(N)，其漏极和源极分别连接所述第一时钟信号LCl和所述第一电路点P(N)；
[0064]第六晶体管T54其栅极连接第二时钟信号LC2，其漏极和源极分别连接所述第一时钟信号LCl和所述第一电路点P(N)；
[0065]第七晶体管T72，其栅极连接所述第一电路点P(N)，其漏极和源极分别连接来自第N级移位缓存单元的开动信号ST(N)和所述第二输入直流电压VSS2 ；
[0066]第八晶体管T33，其栅极连接第二电路点K(N)，其漏极和源极分别连接所述第N级扫描线G(N)和所述第一输入直流电压VSSl ；
[0067]第九晶体管T43，其栅极连接所述第二电路点K(N)，其漏极和源极分别连接所述栅极信号点Q(N)和所述第二输入直流电压VSS2 ；
[0068]第十晶体管T62，其栅极连接所述栅极信号点Q(N)，其漏极和源极分别连接漏极信号点T(N)和所述第一输入直流电压VSSl ；
[0069]第十一晶体管T61，其源极连接所述漏极信号点T(N)，其栅极和漏极均连接所述第二时钟信号LC2 ；
[0070]第十二晶体管T63，其栅极连接所述漏极信号点T(N)，其漏极和源极分别连接所述第二时钟信号LC2和所述第二电路点K(N)；
[0071]第十三晶体管T64，其栅极连接所述第一时钟信号LCl，其漏极和源极分别连接所述第二时钟信号LC2和所述第二电路点K(N)；
[0072]第十四晶体管T73，其栅极连接所述第二电路点K(N)，其漏极和源极分别连接来自所述第N级移位缓存单元的开动信号ST(N)和所述第二输入直流电压VSS2 ；
[0073]第十五晶体管T55，其栅极连接所述栅极信号点Q(N)，其漏极和源极分别连接所述第一电路点P(N)和所述第二电路点K(N)。
[0074]工作时，所述第一时钟信号LCl和所述第二时钟信号LC2的频率低于第N级时钟信号CK(N),并且所述第一时钟信号LCl对所述第一电路点P(N)的充电和所述第二时钟信号LC2对所述第二电路点K(N)的充电交替进行。
[0075]具体地，所述上拉电路200包括第十六晶体管，即T21，其栅极连接所述栅极信号点Q (N)，其漏极和源极分别输入第N级时钟信号CK (N)和连接所述第N级扫描线G (N)。
[0076]所述下拉电路400包括第十七晶体管T41，其栅极连接第N+1级移位缓存单元的开动信号ST(N+1)，其漏极和源极分别连接所述栅极信号点Q(N)和所述第二输入直流电压VSS2。
[0077]所述下传电路300包括第十八晶体管T22，其栅极连接所述栅极信号点Q (N)，其漏极和源极分别输入所述第N级时钟信号CK (N)和输出所述第N级开动信号ST (N)。
[0078]所述上拉控制电路100包括第十九晶体管Tl I，其栅极连接来自第N-1级移位缓存单元的开动信号ST(N-1)，其漏极连接恒压信号源VDD，其源极连接所述栅极信号点Q(N)。
[0079]在本实施例中，由于采用所述恒压信号源VDD替代所述第N级扫描线G(N)的下传作用，使得所述第N级扫描线G (N)只负责驱动扫描信号线，降低所述第N级扫描线G(N)信号的负载以及级传走线带来的风险，增强所述栅极信号点Q(N)点作用期间的充电能力，可以通过调节恒压信号源VDD的电平来增强所述栅极信号点Q(N)的电平。
[0080]图3是图2中的GOA电路在实际操作时关键节点的波形示意图。XCK表示该第N级移位缓存单元相邻的时钟信号，即，XCK为第N± I级时钟信号(CK(N±1))。
[0081]第N级时钟信号(CK(N))与第N±1级时钟信号(CK(N±1))的占空比(Dutycycle)必须小于50%，这样主要是为了使所述栅极信号点Q(N)形成凸字形的波形，利用第十六晶体管T21来下拉所述第N级扫描线G(N)。
[0082]所述恒压信号源VDD设置为高电平，可与时钟信号CK和XCK的高电平相同，如果想提高所述栅极信号点Q(N)的充电能力可以适当提高所述恒压信号源VDD的电平。
[0083]所述第一输入所述直流电压VSSl和所述第二输入所述直流电压VSS2为两组恒压负压源，主要是用来提供驱动电路的低电平，一般设置所述第二输入所述直流电压VSS2小于所述第一输入所述直流电压VSS1。
[0084]如图4所示，是本发明提供的用于液晶显示的GOA电路的第二实施例的电路示意图。在该实施例中，将所述恒压信号源VDD等同一正向信号源VF，将所述第十七晶体管(T41)的源极从连接至第二输入所述直流电压VSS2改为连接至一反向信号源VR。在该实施例中，因为采用所述正向信号源VF与所述反向信号源VR进行正反向扫描的控制。
[0085]当所述正向信号源VF为高电平，所述反向信号源VR为低电平时，该电路进行正向扫描操作。这时所述上拉控制电路100仍旧执行所述上拉控制电路100的功能，所述下拉电路400也执行所述下拉电路400的功能，负责拉低所述栅极信号点Q(N)，操作原理也与所述第一实施例相似。
[0086]当所述正向信号源VF为低电平，所述反向信号源VR为高电平时，该电路进行反向扫描操作。这时所述上拉控制电路100改为执行所述下拉电路400的功能，所述下拉电路400也改执行所述上拉控制电路100的功能，负责拉低所述栅极信号点Q(N)。简言之，在反向扫描操作时，所述上拉控制电路100与所述下拉电路400所执行的工作与反向扫描操作时不同。
[0087]如上，可以通过控制所述正向信号源VF和所述反向信号源VR实现电路的正反向扫描操作。
[0088]图5为图4中的GOA电路在正向扫描操作时关键节点的波形示意图。在该正向扫描操作中，所述正向信号源VF为高电平，所述反向信号源VR为低电平，其余信号皆与第一实施例相同。
[0089]第N级时钟信号(CK(N))与第N±1级时钟信号(CK(N±1))的占空比必须小于50%，这样主要是为了使所述栅极信号点Q(N)点形成凸字形的波形，利用第十六晶体管T21来下拉所述第N级扫描线G(N)。
[0090]所述第N-1级移位缓存单元的开动信号ST(N-1)的信号传递给所述栅极信号点Q(N)进行第一阶段电平抬升。
[0091]图6为图4中的GOA电路在反向扫描操作时关键节点的波形示意图。在该反向扫描操作中，所述正向信号源VF为低电平，所述反向信号源VR为高电平。
[0092]第N级时钟信号(CK(N))与第N±1级时钟信号(CK(N±1))的占空比(DutyRat1)必须小于50%，这样主要是为了使所述栅极信号点Q(N)点形成凸字形的波形，利用第十六晶体管T21来下拉所述第N级扫描线G(N)。
[0093]所述第N+1级移位缓存单元的开动信号ST(N+1)的信号传递给所述栅极信号点Q(N)进行第一阶段电平抬升。
[0094]通过两组信号源VF和VR来实现控制正反向扫描，实现GOA电路的正反向扫描功倉泛。
[0095]综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
【权利要求】
1.一种用于液晶显示的GOA电路，其特征在于，包括级联的多个移位缓存单元，按照第N级移位缓存单元控制对显示区域第N级扫描线(G(N))充电，该第N级移位缓存单元包括上拉电路(200)、下拉电路(400)、下拉维持电路￠00)、上拉控制电路(100)、下传电路(300)及自举电容(Cb)； 所述上拉电路(200)、所述下拉维持电路(600)及所述自举电容(Cb)分别与栅极信号点(Q(N))和所述第N级扫描线(G(N))连接； 所述上拉控制电路(100)和所述下传电路(300)与所述栅极信号点(Q(N))连接； 所述下拉电路(400)与来自第N+1级移位缓存单元的开动信号(ST(N+1))连接； 所述上拉控制电路(100)与来自第N-1级移位缓存单元的开动信号(ST(N-1))连接； 所述下拉维持电路(600)包括: 第一晶体管(T32)，其栅极连接第一电路点(P (N))，其漏极和源极分别连接所述第N级扫描线(G(N))和第一输入直流电压(VSSl)； 第二晶体管(T42)，其栅极连接所述第一电路点(P (N))，其漏极和源极分别连接所述栅极信号点(Q(N))和第二输入直流电压(VSS2)； 第三晶体管(T52)，其栅极连接所述栅极信号点(Q (N))，其漏极和源极分别连接源极信号点(S(N))和所述第一输入直流电压(VSSl)； 第四晶体管(T51)，其源极连接所述源极信号点(S (N))，其栅极和漏极均连接第一时钟信号(LCl)； 第五晶体管(T53)，其栅极连接所述源极信号点(S (N))，其漏极和源极分别连接所述第一时钟信号(LCl)和所述第一电路点(P(N))； 第六晶体管(T54)，其栅极连接第二时钟信号(LC2)，其漏极和源极分别连接所述第一时钟信号(LCl)和所述第一电路点(P(N))； 第七晶体管(T72)，其栅极连接所述第一电路点(P (N))，其漏极和源极分别连接来自第N级移位缓存单元的开动信号(ST(N))和所述第二输入直流电压(VSS2)； 第八晶体管(T33)，其栅极连接第二电路点(K (N))，其漏极和源极分别连接所述第N级扫描线(G(N))和所述第一输入直流电压(VSSl)； 第九晶体管(T43)，其栅极连接所述第二电路点(K (N))，其漏极和源极分别连接所述栅极信号点(Q(N))和所述第二输入直流电压(VSS2)； 第十晶体管(T62)，其栅极连接所述栅极信号点(Q(N))，其漏极和源极分别连接漏极信号点(T(N))和所述第一输入直流电压(VSSl)； 第十一晶体管(T61)，其源极连接所述漏极信号点(T (N))，其栅极和漏极均连接所述第二时钟信号(LC2)； 第十二晶体管(T63)，其栅极连接所述漏极信号点(T (N))，其漏极和源极分别连接所述第二时钟信号(LC2)和所述第二电路点(K(N))； 第十三晶体管(T64)，其栅极连接所述第一时钟信号(LCl)，其漏极和源极分别连接所述第二时钟信号(LC2)和所述第二电路点(K(N))； 第十四晶体管(T73)，其栅极连接所述第二电路点(K (N))，其漏极和源极分别连接所述来自所述第N级移位缓存单元的开动信号(ST(N))和所述第二输入直流电压(VSS2))；以及 第十五晶体管(T55)，其栅极连接所述栅极信号点(Q(N))，其漏极和源极分别连接所述第一电路点(P(N))和所述第二电路点(K(N))； 工作时，所述第一时钟信号(LC1)和所述第二时钟信号(LC2)的频率低于第N级时钟信号(CK(N))，并且所述第一时钟信号(LC1)对所述第一电路点(P(N))的充电和所述第二时钟信号(LC2)对所述第二电路点(K(N))的充电交替进行。
2.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，所述上拉电路(200)包括: 第十六晶体管(T21)，其栅极连接所述栅极信号点(Q(N))，其漏极和源极分别输入所述第N级时钟信号(CK(N))和连接所述第N级扫描线(G(N))。
3.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，所述下拉电路(400)包括: 第十七晶体管(T41)，其栅极连接来自所述第N+1级移位缓存单元的开动信号(ST(N+1))，其漏极和源极分别连接所述栅极信号点(Q(N))和第二输入所述直流电压(VSS2)。
4.如权利要求1所述的用于液晶显示的G0A电路，其特征在于，所述下传电路(300)包括: 第十八晶体管(T22)，其栅极连接所述栅极信号点(Q(N))，其漏极和源极分别输入所述第N级时钟信号(CK(N))和输出所述第N级开动信号(ST(N))。
5.如权利要求1所述的用于液晶显示的G0A电路，其特征在于，所述上拉控制电路(100)包括: 第十九晶体管(T11)，其栅极连接来自所述第N-ι级移位缓存单元的开动信号(ST (N-1))，其漏极连接恒压信号源(VDD)，其源极连接所述栅极信号点(Q(N))。
6.如权利要求1所述的用于液晶显示的G0A电路，其特征在于，所述上拉控制电路(100)包括: 第十九晶体管(T11)，其栅极连接来自所述第N-ι级移位缓存单元的开动信号(ST(N-l))，其漏极连接正向信号源(VF)，其源极连接所述栅极信号点(Q(N))。
7.如权利要求6所述的用于液晶显示的GOA电路，其特征在于，所述下拉电路(400)包括: 第十七晶体管(T41)，其栅极连接来自所述第N+1级移位缓存单元的开动信号(ST(N+1))，其漏极和源极分别连接所述栅极信号点(Q(N))和反向信号源(VR)。
8.如权利要求1所述的用于液晶显示的G0A电路，其特征在于，所述第N级时钟信号(CK(N))的占空比小于50%。
9.如权利要求1所述的用于液晶显示的G0A电路，其特征在于，所述第二直流电压(VSS2)小于所述第一直流电压(VSS1)。
10.一种显示设备，其特征在于，包括如权利要求1至9任一项所述的用于液晶显示的G0A电路。
【文档编号】G09G3/36GK104376824SQ201410639701
【公开日】2015年2月25日 申请日期:2014年11月13日 优先权日:2014年11月13日
【发明者】戴超, 赖梓杰 申请人:深圳市华星光电技术有限公司