一种goa电路及液晶显示装置制造方法
【专利摘要】本发明实施例公开了一种GOA电路及液晶显示装置，其包括多个级联的GOA单元，其中第n级GOA单元对显示区域第n级水平扫描线充电，该第n级GOA单元包括一上拉控制电路、一上拉电路、一下传电路、一第一下拉控制电路、一第一下拉电路、一第二下拉控制电路、一第二下拉电路及一主下拉电路，其中n为正整数。采用本发明可提高GOA电路的级传效率，提高扫描驱动信号的输出质量以提高液晶显示管的充电率，还能加快扫描驱动信号的下拉速度。
【专利说明】_种GOA电路及液晶显不装置
【技术领域】
[0001]本发明涉及液晶显示【技术领域】，尤其涉及一种GOA电路及一种液晶显示装置。
【背景技术】
[0002]液晶显示器具有轻薄短小、节能、福射指标普遍低于CRT (Cathode Ray Tube，阴极射线管)的优点，使之逐渐代替CRT显示器在各类电子产品中广泛应用。目前主动式液晶显示面板水平扫描线的驱动，主要由面板外接的IC来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA(Gate Driver on Array，阵列基板行扫描驱动)技术，利用TFT (Thin-film transistor，薄膜晶体管)液晶显示器阵列制程将Gate行扫描驱动信号电路制作在阵列基板上，实现对Gate逐行扫描的驱动，因此，可以运用液晶显示面板的原有制程，将水平扫描线的驱动电路制作在显示区周围的基板上。GOA技术能减少外接IC的绑定工序，可提升产能并降低产品成本，并使液晶显示面板更适合制作窄边框或无边框的显不广品。
[0003]GOA电路的主要架构包括:上拉电路、上拉控制电路、下传电路、下拉电路、下拉维持电路以及负责电位抬升的Boast (自举)电容。现有技术中，GOA电路的下传电路和上拉电路中，主要由CK(时钟信号)作为扫描驱动信号和级传信号的输出源，但CK经过C0F(ChipOn Film，覆晶薄膜)到GOA的走线后，其本身信号延迟已经很严重；不仅影响GOA级传，也影响扫描驱动信号的输出质量而牺牲一定的充电率，常用的缓解CK延迟的方法为加宽CK，但这样会增加液晶显示器边框宽度。
【发明内容】
[0004]本发明实施例提供了一种GOA电路及液晶显示装置，可提高GOA电路中GOA单元的级传效率，提高扫描驱动信号的输出质量以提高液晶显示管的充电率，还能加快扫描驱动信号的下拉速度。
[0005]本发明实施例提供了一种GOA电路及液晶显不装置，所述电路包括:多个级联的GOA单元，其中第η级GOA单元对显示区域第η级水平扫描线充电，该第η级GOA单元包括一上拉控制电路、一上拉电路、一下传电路、一第一下拉控制电路、一第一下拉电路、一第二下拉控制电路、一第二下拉电路及一主下拉电路，其中η为正整数；
[0006]所述上拉控制电路，接收第η-2级GOA单元输出的η_2级级传信号ST (η_2)，并根据所述η-2级级传信号ST(n-2)输出一上拉控制信号Q (η);
[0007]所述上拉电路，接收一直流高压信号VDD与所述上拉控制信号Q(n)，并根据所述直流高压信号VDD与所述上拉控制信号Q(η)输出一扫描驱动信号G(n)；
[0008]所述下传电路，接收一时钟信号CK (η)与所述上拉控制信号Q (η)，并根据所述时钟信号CK(η)与所述上拉控制信号Q(η)输出一 η级级传信号ST (η)；
[0009]所述第一下拉控制电路，接收一第一低频时钟信号LCl和η+2级GOA单元产生的η+2级级传信号ST(η+2)，并根据所述第一低频时钟信号LCl和所述η+2级级传信号ST (η+2)输出一第一下拉控制信号P (η)；
[0010]所述第一下拉电路，接收所述第一下拉控制信号Ρ(η)和一直流低压信号Vss，并根据所述第一下拉控制信号P (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η)，进而下拉所述扫描驱动信号G (η)和所述η级级传信号ST (η);
[0011]所述第二下拉控制电路，接收一第二低频时钟信号LC2和所述η+2级级传信号ST (η+2)，并根据所述第二低频时钟信号LC2和所述η+2级级传信号ST (η+2)输出一第二下拉控制信号K (η);
[0012]所述第二下拉电路，接收所述第二下拉控制信号Κ(η)和所述直流低压信号Vss，并根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η)，进而所述扫描驱动信号G (η)和所述η级级传信号ST (η);
[0013]所述主下拉电路，接收所述直流低压信号Vss和所述η+2级级传信号ST (η+2)，并根据所述直流低压信号Vss和所述η+2级级传信号ST (η+2)下拉所述上拉控制信号Q (η)和所述扫描驱动信号G (η)。
[0014]其中，所述第一下拉控制电路，还用以接收所述高压直流信号VDD和所述第二低频信号LC2，并根据所述第一低频信号LC1、所述直流高压信号VDD、所述第二低频信号LC2和所述η+2级级传信号ST (η+2)输出所述第一下拉控制信号P (η);
[0015]所述第二下拉控制电路，还用以接收所述高压直流信号VDD和所述第一低频信号LC1，并根据所述第一低频信号LC1、所述直流高压信号VDD、所述第二低频信号LC2和所述η+2级级传信号ST (η+2)输出所述第二下拉控制信号K (η)。
[0016]其中，所述GOA电路还包括:
[0017]上拉维持电路，接收所述上拉控制信号Q(n)和所述直流低压信号Vss，并根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述第一下拉控制信号P (η)和所述第二下拉控制信号Κ(η)，以维持所述上拉电路和所述下传电路分别输出所述扫描驱动信号G (η)和所述η级级传信号ST (η)。
[0018]其中，所述上拉控制电路包括:第一薄膜晶体管(Tll)，其控制端输入所述η-2级级传信号ST (η-2)，其第一端输入所述直流高压信号VDD，其第二端与上拉控制信号点Q连接，用以根据所述η-2级级传信号ST (η-2)和所述直流高压信号VDD输出所述上拉控制信号 Q (η)；
[0019]所述上拉电路包括:第二薄膜晶体管(Τ21)，其控制端与所述上拉控制信号点Q连接，用以接收所述上拉控制信号Q (η)，其第一端输入所述直流高压信号VDD，其第二端与水平扫描线G连接，用以根据所述上拉控制信号Q (η)和所述直流高压信号VDD输出扫描驱动信号G (η)；
[0020]所述下传电路包括:第三薄膜晶体管(Τ22)，其控制端与所述上拉控制信号点Q连接，用以接收所述上拉控制信号Q (η)，其第一端输入所述时钟信号CK (η)，其第二端根据所述η-2级级传信号ST (η-2)和所述直流高压信号VDD输出所述级传信号ST (η)。
[0021]其中，所述第一下拉控制电路包括:第四薄膜晶体管(Τ51)，其控制端与第一端输入所述第一低频信号LCl ;第五薄膜晶体管(Τ53)，其控制端与所述第四薄膜晶体管(Τ51)的第二端连接，其第一端输入所述第一低频信号LCl ;第六薄膜晶体管(Τ54)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述第一低频信号LCl ;所述第四薄膜晶体管(T51)、所述第五薄膜晶体管(T53)和所述第六薄膜晶体管(T54)的第二端与第一下拉控制信号点P连接，以输出所述第一下拉控制信号P (η);
[0022]所述第一下拉电路包括:第七薄膜晶体管(Τ42)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入一直流低压信号vss，其第一端与所述上拉控制信号点Q连接，用以根据所述第一下拉控制信号P (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第八薄膜晶体管(Τ32)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述第一下拉控制信号P (η)所述直流低压信号Vss下拉所述扫描驱动信号G (η)；
[0023]所述第二下拉控制电路包括:第九薄膜晶体管(Τ61)，其控制端与第一端输入所述第二低频信号LC2 ;第十薄膜晶体管(Τ63)，其控制端与所述第九薄膜晶体管(Τ61)的第一端连接，其第一端输入所述第二低频信号LC2 ;第十一薄膜晶体管(Τ64)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述第二低频信号LC2 ;所述第九薄膜晶体管(Τ61)、所述第十薄膜晶体管(Τ63)和所述第十一薄膜晶体管(Τ64)的第二端与第二下拉控制信号点K连接，以输出所述第二下拉控制信号K (η);
[0024]所述第二下拉电路包括:第十二薄膜晶体管(Τ43)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述直流低压信号Vss,其第一端与所述上拉控制信号点Q连接，用以根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第十三薄膜晶体管(Τ33)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述扫描驱动信号G (η);
[0025]所述主下拉电路包括:第十四薄膜晶体管(Τ41)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述直流低压信号Vss，其第一端与所述上拉控制信号点Q连接，用以根据所述η+2级级传信号ST (η+2)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第十五薄膜晶体管(Τ31)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述η+2级级传信号ST (η+2)和所述直流低压信号Vss下拉所述扫描驱动信号G (η)。
[0026]其中，所述上拉维持电路包括:
[0027]一第十六薄膜晶体管(Τ52)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q(n)，其第二端输入所述直流低压信号Vss，其第一端连接所述第一下拉信号控制点P，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号P (η)；
[0028]一第十七薄膜晶体管(Τ56)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q(n)，其第二端输入所述直流低压信号Vss，其第一端连接所述第一下拉信号控制点P，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号P (η)；
[0029]一第十八薄膜晶体管(Τ62)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q(n)，其第二端输入所述直流低压信号Vss，其第一端连接所述第二下拉信号控制点K，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号K (η)；
[0030]一第十九薄膜晶体管(Τ66)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q(n)，其第二端输入所述直流低压信号Vss，其第一端连接所述第二下拉信号控制点K，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号K (η)；
[0031]一第二十薄膜晶体管(Τ55)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端与所述第二下拉控制信号点K连接，其第一端与所述第一下拉控制信号点P连接，用以根据所述上拉控制信号Q (η)控制所述第一下拉控制信号P (η)和所述第二下拉控制信号K (η)保持相同的电位。
[0032]其中，所述下传电路还包括:
[0033]一自举电容(C)，所述自举电容(C)与所述第三薄膜晶体管(Τ22)的控制端和第二端耦接，用以抬高所述上拉控制信号Q (η)。
[0034]其中，所述第一下拉控制电路包括:
[0035]一第四薄膜晶体管(Τ51)，其控制端与第一端输入所述第一低频信号LCl ;
[0036]一第五薄膜晶体管(Τ53)，其控制端与所述第四薄膜晶体管(Τ51)的第二端连接，其第一端输入所述第一低频信号LCl ;
[0037]一第六薄膜晶体管(Τ54)，其控制端输入所述第二低频信号LC2，其第一端输入所述第一低频信号LCl ；
[0038]一第二十一薄膜晶体管(TlO)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流高压信号VDD ；
[0039]所述第四薄膜晶体管(Τ51)、所述第五薄膜晶体管(Τ53)、所述第二十一薄膜晶体管(TlO)和所述第六薄膜晶体管(Τ54)的第二端与第一下拉控制信号点P连接，以输出所述第一下拉控制信号P (η)。
[0040]其中，所述第二下拉控制电路包括:
[0041]一第九薄膜晶体管(Τ61)，其控制端与第一端输入所述第二低频信号LC2 ;
[0042]一第十薄膜晶体管(Τ63)，其控制端与所述第九薄膜晶体管(Τ61)的第二端连接，其第一端输入所述第二低频信号LC2 ;
[0043]—第^ 薄膜晶体管(Τ64)，其控制端输入所述第一低频信号LCl，其第一端输入所述第二低频信号LC2 ;
[0044]一第二十二薄膜晶体管(Τ12)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流高压信号VDD ；
[0045]所述第九薄膜晶体管(Τ61)、所述第十薄膜晶体管(Τ63)、所述第二十二薄膜晶体管(Τ12)和所述第十一薄膜晶体管(Τ64)的第二端与第二下拉控制信号点K连接，以输出所述第二下拉控制信号K (η)。
[0046]相应的，本发明还提供了一种液晶显示装置，其包括上述的用于液晶显示的GOA电路。
[0047]本发明实施例通过将直流高压信号作为GOA单元中上拉电路的输入源，并仅仅将时钟信号作为级传信号的输入源，可避免将时钟信号的延迟影响GOA的级传效率从而提高GOA单元的级传效率，还能提高扫描驱动信号的输出质量以提高液晶显示管的充电率。
【专利附图】
【附图说明】
[0048]为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0049]图1是本发明实施例提供的一种GOA电路结构示意图；
[0050]图2是本发明实施例提供的另一种GOA电路结构示意图；
[0051]图3是本发明实施例提供的又一种GOA电路结构示意图；
[0052]图4是本发明实施例提供的又一种GOA电路结构示意图；
[0053]图5是本发明实施例提供的又一种GOA电路结构示意图；
[0054]图6是本发明实施例提供的GOA电路各个关键节点的波形示意图。
【具体实施方式】
[0055]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0056]下面将结合图1到图6对本发明实施例提供的一种GOA电路及液晶显示装置进行具体描述。
[0057]参见图1，是本发明实施例提供的一种GOA电路结构示意图，如图所示的GOA电路至少包括上拉控制电路100、上拉电路200、下传电路300、第一下拉控制电路400、第一下拉电路500、第二下拉控制电路600、第二下拉电路700、主下拉电路800。
[0058]所述上拉控制电路100，接收第η-2级GOA (Gate Driver on Array，阵列基板行扫描驱动)单元输出的η-2级级传信号ST (η-2)，并根据所述η-2级级传信号ST (η-2)输出一上拉控制信号Q (η)。
[0059]所述上拉电路200，与所述上拉控制电路100电性连接，并接收一直流高压信号VDD与所述上拉控制信号Q (η)，并根据所述直流高压信号VDD与所述上拉控制信号Q (η)输出一扫描驱动信号G(η)。
[0060]所述下传电路300，与所述上拉控制电路100及所述上拉电路200电性连接，并接收一时钟信号CK (η)与所述上拉控制信号Q (η)，并根据所述时钟信号CK (η)与所述上拉控制信号Q(η)输出一 η级级传信号ST (η)。
[0061]所述第一下拉控制电路400，接收一第一低频时钟信号LCl和η+2级GOA单元产生的η+2级级传信号ST (η+2)，并根据所述第一低频时钟信号LCl和所述η+2级级传信号ST(η+2)输出一第一下拉控制信号Ρ(η)。
[0062]所述第一下拉电路500，与所述第一下拉控制电路400电性连接，并接收所述第一下拉控制信号P (η)和一直流低压信号Vss，并根据所述第一下拉控制信号P (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η)，进而下拉所述扫描驱动信号G (η)和所述η级级传信号ST (η)。
[0063]所述第二下拉控制电路600，接收一第二低频时钟信号LC2和所述η+2级级传信号ST (η+2)，并根据所述第二低频时钟信号LC2和所述η+2级级传信号ST (η+2)输出一第二下拉控制信号K (η)。
[0064]所述第二下拉电路700，与所述上拉控制电路100、所述上拉电路200、所述下传电路300及所述第二下拉控制电路600电性连接，并接收所述第二下拉控制信号K (η)和所述直流低压信号Vss，并根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η)，进而所述扫描驱动信号G (η)和所述η级级传信号ST (η)。
[0065]所述主下拉电路800，与所述上拉控制电路100、所述上拉电路200及所述下传电路300电性连接，并接收所述直流低压信号Vss和所述η+2级级传信号ST (η+2)，并根据所述直流低压信号Vss和所述η+2级级传信号ST (η+2)下拉所述上拉控制信号Q (η)和所述扫描驱动信号G (η)。
[0066]在可选实施例中，所述GOA电路还包括:上拉维持电路900，与所述上拉控制电路100、所述第一下拉控制电路400、所述第一下拉电路500、所述第二下拉控制电路600及所述第二下拉电路700电性连接，并用以接收所述上拉控制信号Q(n)和所述直流低压信号Vss，并根据所述上拉控制信号Q (η)和所述直流低压信号Vss下拉所述第一下拉控制信号P (η)和所述第二下拉控制信号K (η)，以维持所述上拉电路200和所述下传电路300分别输出所述扫描驱动信号G (η)和所述η级级传信号ST (η)。
[0067]本发明实施例通过将直流高压信号作为GOA单元中上拉电路的输入源，并仅仅将时钟信号作为级传信号的输入源，可避免因时钟信号的延迟影响GOA的级传效率，从而提尚GOA单兀的级传效率，还能提尚扫描驱动?目号的输出质量以提尚液晶显不管的充电率。
[0068]参见图2，是本发明实施例提供的另一种GOA电路结构示意图，结合图1所示的GOA电路结构示意图，图2所示的GOA电路包括:上拉控制电路100、上拉电路200、下传电路300、第一下拉控制电路400、第一下拉电路500、第二下拉控制电路600、第二下拉电路700、主下拉电路800和上拉维持电路900。在本实施例中，为了便于说明和描述，而且上述各电路以及各电路中包含的电子器件之间的连接关系均在相关图示中示出，在说明书不再赘述。
[0069]其中，所述上拉控制电路100具体包括:第一薄膜晶体管(Tll)，其控制端输入所述η-2级级传信号ST (η-2)，其第一端输入所述直流高压信号VDD，其第二端与上拉控制信号点Q连接，用以根据所述η-2级级传信号ST (η-2)和所述直流高压信号VDD输出所述上拉控制信号Q (η)。
[0070]所述上拉电路200具体包括:第二薄膜晶体管(Τ21)，其控制端与所述上拉控制信号点Q连接，用以接收所述上拉控制信号Q (η)，其第一端输入所述直流高压信号VDD，其第二端与水平扫描线G连接，用以根据所述上拉控制信号Q (η)和所述直流高压信号VDD输出扫描驱动信号G (η)。
[0071]所述下传电路300具体包括:第三薄膜晶体管(Τ22)，其控制端与所述上拉控制信号点Q连接，用以接收所述上拉控制信号Q (η)，其第一端输入所述时钟信号CK (η)，其第二端根据所述η-2级级传信号ST (η-2)和所述直流高压信号VDD输出所述级传信号ST (η)。
[0072]所述第一下拉控制电路400具体包括:第四薄膜晶体管(Τ51)，其控制端与第一端输入所述第一低频信号LCl ;第五薄膜晶体管(Τ53)，其控制端与所述第四薄膜晶体管(T51)的第一端连接，其第一端输入所述第一低频信号LCl ;第六薄膜晶体管(T54)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述第一低频信号LCl ;所述第四薄膜晶体管(Τ51)、所述第五薄膜晶体管(Τ53)和所述第六薄膜晶体管(Τ54)的第二端与第一下拉控制信号点P连接，以输出所述第一下拉控制信号P (η)。
[0073]所述第一下拉电路500具体包括:第七薄膜晶体管(Τ42)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入一直流低压信号Vss，其第一端与所述上拉控制信号点Q连接，用以根据所述第一下拉控制信号P (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第八薄膜晶体管(Τ32)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述第一下拉控制信号P (η)所述直流低压信号Vss下拉所述扫描驱动信号G (η)。
[0074]所述第二下拉控制电路600具体包括:第九薄膜晶体管(Τ61)，其控制端与第一端输入所述第二低频信号LC2 ;第十薄膜晶体管(Τ63)，其控制端与所述第九薄膜晶体管(Τ61)的第一端连接，其第一端输入所述第二低频信号LC2 ;第十一薄膜晶体管(Τ64)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述第二低频信号LC2 ;所述第九薄膜晶体管(Τ61)、所述第十薄膜晶体管(Τ63)和所述第十一薄膜晶体管(Τ64)的第二端与第二下拉控制信号点K连接，以输出所述第二下拉控制信号K (η)。
[0075]所述第二下拉电路700具体包括:第十二薄膜晶体管(Τ43)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述直流低压信号Vss，其第一端与所述上拉控制信号点Q连接，用以根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第十三薄膜晶体管(Τ33)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述扫描驱动信号G (η)。
[0076]所述住下拉电路800具体包括:第十四薄膜晶体管(Τ41)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流低压信号Vss，其第二端与所述上拉控制信号点Q连接，用以根据所述η+2级级传信号ST (η+2)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第十五薄膜晶体管(Τ31)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述η+2级级传信号ST (η+2)和所述直流低压信号Vss下拉所述扫描驱动信号G (η)。
[0077]所述上拉维持电路900具体包括:第十六薄膜晶体管(Τ52)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第一下拉信号控制点P，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号P (η);第十七薄膜晶体管(Τ56)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第一下拉信号控制点P，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号P (η);第十八薄膜晶体管(Τ62)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第二下拉信号控制点K，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号K (η);第十九薄膜晶体管(Τ66)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第二下拉信号控制点K，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号K (η);第二十薄膜晶体管(Τ55)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端与所述第二下拉控制信号点K连接，其第一端与所述第一下拉控制信号点P连接，用以根据所述上拉控制信号Q (η)控制所述第一下拉控制信号Ρ(η)和所述第二下拉控制信号K (η)保持相同的电位。
[0078]其中，所述第二十薄膜晶体管(Τ55)，在接收到所述上拉控制信号Q(n)时打开，使第一下拉控制信号P(n)和所述第二下拉控制信号K (η)保持相同的电位，并且，所述第二十薄膜晶体管(Τ55)还能增加所述第一下拉控制信号P (η)和所述第二下拉控制信号K (η)的放电途径，例如，所述第二十薄膜晶体管(Τ55)连接的上拉信号点P输入的上拉控制信号P (η)为高电平时，所述第二十薄膜晶体管(Τ55)打开，若此时所述第一低频信号LCl为高电平时，则所述下拉控制电路对所述第一下拉控制信号点P充电使得所述第一下拉控制信号P (η)为高电平，此时第十一薄膜晶体管(Τ64)的控制端接入的η+2级级传信号ST(n+2)为高电平，所述第二低频信号LC2为低电平，使得第十一薄膜晶体管(T64)打开，下拉控制信号点K输出的所述第二下拉控制信号K (η)为低电平，从而实现第一下拉控制信号点P输出的第一下拉控制信号P (η)向第二下拉控制信号点K放电。
[0079]本发明实施例将直流高压信号作为GOA单元中上拉电路的输入源，并将时钟信号作为级传信号的输入源，可提高GOA单元的级传效率和扫描驱动信号的输出质量，还可通过增加上拉维持电路维持级传信号和扫描驱动信号的输出增加级传信号和扫描驱动信号的稳定性。
[0080]参见图3，是本发明实施例提供的又一种GOA电路结构示意图，图3的实施例与图2的实施例的主要差异点在于:上拉控制电路100，为了简洁，与图2所示的本实施例中重复的部分不再赘述。
[0081]如图3所示的GOA电路的上拉控制电路100，其中，第一薄膜晶体管(Tll)的控制端和第一端输入所述η-2级级传信号ST (η-2)，其第二端与上拉控制信号点Q连接，用以根据所述η-2级级传信号ST (η-2)输出所述上拉控制信号Q (η)。
[0082]本发明实施例可提高GOA单元的级传效率和扫描驱动信号的输出质量，还可维持级传信号和扫描驱动信号输出的稳定性，通过将上拉控制电路中的第一薄膜晶体管(Tll)的第一端输入的直流高压信号VDD改变为将η-2级级传信号ST (η-2)可减小第一薄膜晶体管(Tll)的电压压力，增加第一薄膜晶体管(Tll)的使用寿命。
[0083]参见图4，是本发明实施例提供的又一种GOA电路结构示意图，图4所示的实施例与图2所示的实施例主要差异点在于:第一下拉控制电路400和第二下拉控制电路600，为了简洁，重复的部分不再赘述。
[0084]在图4所示的GOA电路的第一下拉控制电路400中包括:
[0085]第四薄膜晶体管(Τ51)，其控制端与第一端输入所述第一低频信号LCl ;
[0086]第五薄膜晶体管(Τ53)，其控制端与所述第四薄膜晶体管(Τ51)的第二端连接，该第五薄膜晶体管的第一端输入所述第一低频信号LCl ;
[0087]第六薄膜晶体管(Τ54)，其控制端输入所述第二低频信号LC2，其第一端输入所述第一低频信号LCl ；
[0088]第二十一薄膜晶体管(TlO)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流高压信号VDD ；
[0089]所述第四薄膜晶体管(Τ51)、所述第五薄膜晶体管(Τ53)、所述第二十一薄膜晶体管(TlO)和所述第六薄膜晶体管(Τ54)的第二端与第一下拉控制信号点P连接，以输出所述第一下拉控制信号P (η)。
[0090]在图4所示的GOA电路的第二下拉控制电路600中包括:
[0091]第九薄膜晶体管(Τ61)，其控制端与第一端输入所述第二低频信号LC2 ;
[0092]第十薄膜晶体管(Τ63)，其控制端与所述第九薄膜晶体管(Τ61)的第二端连接，其第一端输入所述第二低频信号LC2 ;
[0093]第十一薄膜晶体管(Τ64)，其控制端输入所述第一低频信号LC1，其第一端输入所述第二低频信号LC2 ；
[0094]第二十二薄膜晶体管(Τ12)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流高压信号VDD ；
[0095]所述第九薄膜晶体管(Τ61)、所述第十薄膜晶体管(Τ63)、所述第二十二薄膜晶体管(Τ12)和所述第十一薄膜晶体管(Τ64)的第二端与第二下拉控制信号点K连接，以输出所述第二下拉控制信号K (η)。
[0096]本发明实施例可提高GOA单元的级传效率和扫描驱动信号的输出质量，还可维持级传信号和扫描驱动信号输出的稳定性，并在第一下拉控制电路和第二下拉控制电路中分别增加了第二十一薄膜晶体管(TlO)和第二十二薄膜晶体管(Τ12)，其第一端输入直流高压信号VDD，而在其控制端输入η+2级级传信号，其第二端分别与第一下拉控制信号点P和第二下拉控制信号点K连接，可增加下拉第一下拉控制信号Ρ(η)和第二下拉控制信号Κ(η)的下拉速度。
[0097]参见图5，本发明实施例提供的又一种GOA电路结构示意图，图5所示的实施例与图4所示的实施例主要差异点在于:第一下拉电路500和第二下拉电路700和主下拉电路800，为了简洁，重复的部分不再赘述。
[0098]图5所示的GOA电路中，第一下拉电路500包括:
[0099]第七薄膜晶体管(Τ42)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入一第一直流低压信号Vssl，其第二端与所述上拉控制信号点Q连接，用以根据所述第一下拉控制信号P (η)和所述第一直流低压信号Vssl下拉所述上拉控制信号Q (η);
[0100]第八薄膜晶体管(Τ32)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入一第二直流低压信号Vss2，其第一端连接所述水平扫描线G，用以根据所述第一下拉控制信号P (η)所述第二直流低压信号Vss2下拉所述扫描驱动信号G (η)。
[0101]图5所示的GOA电路中，第二下拉电路500包括:
[0102]第十二薄膜晶体管(Τ43)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述第一直流低压信号Vssl，其第一端与所述上拉控制信号点Q连接，用以根据所述第二下拉控制信号K(n)和所述第一直流低压信号Vssl下拉所述上拉控制信号Q(η);
[0103]第十三薄膜晶体管(Τ33)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述第二直流低压信号Vss2，其第一端连接所述水平扫描线G，用以根据所述第二下拉控制信号K (η)和所述第二直流低压信号Vss2下拉所述扫描驱动信号G (η)。
[0104]图5所示的GOA电路中，主下拉电路800包括:
[0105]第十四薄膜晶体管(Τ41)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述第一直流低压信号Vssl，其第一端与所述上拉控制信号点Q连接，用以根据所述η+2级级传信号ST (η+2)和所述第一直流低压信号Vssl下拉所述上拉控制信号Q(η);
[0106]第十五薄膜晶体管(Τ31)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述第二直流低压信号Vss2，其第二端连接所述水平扫描线G，用以根据所述η+2级级传信号ST(η+2)和所述第二直流低压信号Vss2下拉所述扫描驱动信号G(n)。
[0107]本发明实施例本发明实施例可提高GOA单元的级传效率和扫描驱动信号的输出质量，还可维持级传信号和扫描驱动信号输出的稳定性，并采用了两条低压直流信号作为第一下拉控制信号P(n)和第二下拉控制信号K(n)的下拉源，其中VSSl大于Vss2，使得第二薄膜晶体管(T21)控制端与第二端之间的电压小于零，可以减小漏电。
[0108]参见图6，本发明实施例提供的GOA电路各个关键节点的波形示意图。其中包括有直流高压信号VDD、时钟信号CK(η)、n级级传信号ST(n)、n+2级级传信号ST(η+2)、扫描驱动信号G(n)、第一下拉控制信号P(n)、第一低频信号LCl和第二低频信号LC2及n_2级级传信号ST(η-2)。其中，第一低频信号LCl和第二低频信号LC2为反向。
[0109]从波形图中可见，当ST(n-2)电位为高电位时，VDD对Q点充电，Q(n)点变为高电位，P(n)变为低电位，此时，时钟信号CK(η)为低电位，ST(n)为低电位，G(n)为高电位。当ST(η-2)电位为低电位时，Q(n)点变为高电位，CK(η)为高电位，ST(n)为高电位，在C耦合下，将Q(n)抬升到更高电位，G(n)为高电位。当STn+2为高电位时，CK(n)为低电位，Q(n)和G (η)变为低电位。
[0110]相应地，本发明实施例还提供了一种液晶显示装置，其包括前述图2至图5中各个实施例不出的用于液晶显不的GOA电路。
[0111]本发明实施例通过将直流高压信号作为GOA单元中上拉电路的输入源，并仅仅将时钟信号作为级传信号的输入源，可避免将时钟信号的延迟影响GOA的级传效率从而提高GOA单元的级传效率，还能提高扫描驱动信号的输出质量以提高液晶显示管的充电率。
[0112]以上对本发明实施例公开的一种GOA电路及液晶显示装置进行了详细介绍，以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
【权利要求】
1.一种GOA电路，其特征在于，包括多个级联的GOA单元，其中第η级GOA单元对显示区域第η级水平扫描线充电，该第η级GOA单元包括一上拉控制电路、一上拉电路、一下传电路、一第一下拉控制电路、一第一下拉电路、一第二下拉控制电路、一第二下拉电路及一主下拉电路，其中η为正整数； 所述上拉控制电路，接收第η-2级GOA单元输出的η-2级级传信号ST (η_2)，并根据所述η-2级级传信号ST(n-2)输出一上拉控制信号Q(n)； 所述上拉电路，接收一直流高压信号VDD与所述上拉控制信号Q (η)，并根据所述直流高压信号VDD与所述上拉控制信号Q(η)输出一扫描驱动信号G(n)； 所述下传电路，接收一时钟信号CK (η)与所述上拉控制信号Q (η)，并根据所述时钟信号CK(η)与所述上拉控制信号Q(η)输出一 η级级传信号ST (η)； 所述第一下拉控制电路，接收一第一低频时钟信号LCl和第η+2级GOA单元输出的η+2级级传信号ST (η+2)，并根据所述第一低频时钟信号LCl和所述η+2级级传信号ST (η+2)输出一第一下拉控制信号P (η)； 所述第一下拉电路，接收所述第一下拉控制信号Ρ(η)和一直流低压信号Vss，并根据所述第一下拉控制信号P (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η)，进而下拉所述扫描驱动信号G (η)和所述η级级传信号ST (η); 所述第二下拉控制电路，接收一第二低频时钟信号LC2和所述η+2级级传信号ST (η+2)，并根据所述第二低频时钟信号LC2和所述η+2级级传信号ST (η+2)输出一第二下拉控制信号K (η); 所述第二下拉电路，接收所述第二下拉控制信号K (η)和所述直流低压信号Vss，并根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η)，进而所述扫描驱动信号G (η)和所述η级级传信号ST (η); 所述主下拉电路，接收所述直流低压信号Vss和所述η+2级级传信号ST (η+2)，并根据所述直流低压信号Vss和所述η+2级级传信号ST (η+2)下拉所述上拉控制信号Q (η)和所述扫描驱动信号G (η)。
2.根据权利要求1所述的电路，其特征在于， 所述第一下拉控制电路，还用以接收所述高压直流信号VDD和所述第二低频信号LC2，并根据所述第一低频信号LC1、所述直流高压信号VDD、所述第二低频信号LC2和所述η+2级级传信号ST (η+2)输出所述第一下拉控制信号P (η)； 所述第二下拉控制电路，还用以接收所述高压直流信号VDD和所述第一低频信号LCl，并根据所述第一低频信号LC1、所述直流高压信号VDD、所述第二低频信号LC2和所述η+2级级传信号ST (η+2)输出所述第二下拉控制信号K (η)。
3.根据权利要求1所述的电路，其特征在于，所述GOA电路还包括: 上拉维持电路，接收所述上拉控制信号Q(n)和所述直流低压信号Vss，并根据所述上拉控制信号Q (η)和所述直流低压信号Vss下拉所述第一下拉控制信号P (η)和所述第二下拉控制信号Κ(η)，以维持所述上拉电路和所述下传电路分别输出所述扫描驱动信号G(n)和所述η级级传信号ST (η)。
4.根据权利要求1所述的电路，其特征在于， 所述上拉控制电路包括:第一薄膜晶体管(Tll)，其控制端输入所述η-2级级传信号ST (η-2)，其第一端输入所述直流高压信号VDD，其第二端与上拉控制信号点Q连接，用以根据所述η-2级级传信号ST (η-2)和所述直流高压信号VDD输出所述上拉控制信号Q (η); 所述上拉电路包括:第二薄膜晶体管(Τ21)，其控制端与所述上拉控制信号点Q连接，用以接收所述上拉控制信号Q(n)，其第一端输入所述直流高压信号VDD，其第二端与水平扫描线G连接，用以根据所述上拉控制信号Q (η)和所述直流高压信号VDD输出扫描驱动信号 G (η)； 所述下传电路包括:第三薄膜晶体管(Τ22)，其控制端与所述上拉控制信号点Q连接，用以接收所述上拉控制信号Q (η)，其第一端输入所述时钟信号CK (η)，其第二端根据所述η-2级级传信号ST (η-2)和所述直流高压信号VDD输出所述级传信号ST (η)。
5.根据权利要求4所述的电路，其特征在于， 所述第一下拉控制电路包括:第四薄膜晶体管(Τ51)，其控制端与第一端输入所述第一低频信号LCl ;第五薄膜晶体管(Τ53)，其控制端与所述第四薄膜晶体管(Τ51)的第二端连接，其第一端输入所述第一低频信号LCl ;第六薄膜晶体管(Τ54)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述第一低频信号LCl ;所述第四薄膜晶体管(Τ51)、所述第五薄膜晶体管(Τ53)和所述第六薄膜晶体管(Τ54)的第二端与第一下拉控制信号点P连接，以输出所述第一下拉控制信号P (η); 所述第一下拉电路包括:第七薄膜晶体管(Τ42)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入一直流低压信号Vss，其第一端与所述上拉控制信号点Q连接，用以根据所述第一下拉控制信号P (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第八薄膜晶体管(Τ32)，其控制端与所述第一下拉控制信号点P连接，用以接收所述第一下拉控制信号P (η)，其第二端输入所述直流低压信号Vss,其第一端连接所述水平扫描线G，用以根据所述第一下拉控制信号P (η)所述直流低压信号Vss下拉所述扫描驱动信号G (η)； 所述第二下拉控制电路包括:第九薄膜晶体管(Τ61)，其控制端与第一端输入所述第二低频信号LC2;第十薄膜晶体管(Τ63)，其控制端与所述第九薄膜晶体管(Τ61)的第一端连接，其第一端输入所述第二低频信号LC2 ;第十一薄膜晶体管(Τ64)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述第二低频信号LC2 ;所述第九薄膜晶体管(Τ61)、所述第十薄膜晶体管(Τ63)和所述第十一薄膜晶体管(Τ64)的第二端与第二下拉控制信号点K连接，以输出所述第二下拉控制信号K (η); 所述第二下拉电路包括:第十二薄膜晶体管(Τ43)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述直流低压信号Vss，其第一端与所述上拉控制信号点Q连接，用以根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第十三薄膜晶体管(Τ33)，其控制端与所述第二下拉控制信号点K连接，用以接收所述第二下拉控制信号K (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述第二下拉控制信号K (η)和所述直流低压信号Vss下拉所述扫描驱动信号G (η)； 所述主下拉电路包括:第十四薄膜晶体管(Τ41)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述直流低压信号Vss，其第一端与所述上拉控制信号点Q连接，用以根据所述η+2级级传信号ST (η+2)和所述直流低压信号Vss下拉所述上拉控制信号Q (η);第十五薄膜晶体管(Τ31)，其控制端输入所述η+2级级传信号ST (η+2)，其第二端输入所述直流低压信号Vss，其第一端连接所述水平扫描线G，用以根据所述η+2级级传信号ST (η+2)和所述直流低压信号Vss下拉所述扫描驱动信号G (η)。
6.根据权利要求5所述的电路，其特征在于，所述上拉维持电路包括: 一第十六薄膜晶体管(Τ52)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第一下拉信号控制点P，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号P (η)； 一第十七薄膜晶体管(Τ56)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第一下拉信号控制点P，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号P (η)； 一第十八薄膜晶体管(Τ62)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第二下拉信号控制点K，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号K (η)； 一第十九薄膜晶体管(Τ66)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q (η)，其第二端输入所述直流低压信号Vss，其第一端连接所述第二下拉信号控制点K，用以根据所述上拉控制信号Q(n)和所述直流低压信号Vss下拉所述下拉控制信号K (η)； 一第二十薄膜晶体管(Τ55)，其控制端与所述上拉控制信号点Q连接，以接收所述上拉控制信号Q(n)，其第二端与所述第二下拉控制信号点K连接，其第一端与所述第一下拉控制信号点P连接，用以根据所述上拉控制信号Q (η)控制所述第一下拉控制信号P (η)和所述第二下拉控制信号Κ(η)保持相同的电位。
7.根据权利要求4所述的电路，其特征在于，所述下传电路还包括: 一自举电容(C)，所述自举电容(C)与所述第三薄膜晶体管(Τ22)的控制端和第二端耦接，用以抬高所述上拉控制信号Q (η)。
8.根据权利要求4所述的电路，其特征在于，所述第一下拉控制电路包括: 一第四薄膜晶体管(Τ51)，其控制端与第一端输入所述第一低频信号LCl ; 一第五薄膜晶体管(Τ53)，其控制端与所述第四薄膜晶体管(Τ51)的第二端连接，其第一端输入所述第一低频信号LCl ； 一第六薄膜晶体管(Τ54)，其控制端输入所述第二低频信号LC2，其第一端输入所述第一低频信号LCl ； 一第二十一薄膜晶体管(TlO)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流高压信号VDD ； 所述第四薄膜晶体管(Τ51)、所述第五薄膜晶体管(Τ53)、所述第二十一薄膜晶体管(TlO)和所述第六薄膜晶体管(Τ54)的第二端与第一下拉控制信号点P连接，以输出所述第一下拉控制信号P (η)。
9.根据权利要求4所述的电路，其特征在于，所述第二下拉控制电路包括: 一第九薄膜晶体管(T61)，其控制端与第一端输入所述第二低频信号LC2 ; 一第十薄膜晶体管(T63)，其控制端与所述第九薄膜晶体管(T61)的第二端连接，其第一端输入所述第二低频信号LC2 ; 一第十一薄膜晶体管(T64)，其控制端输入所述第一低频信号LCl，其第一端输入所述第二低频信号LC2 ； 一第二十二薄膜晶体管(T12)，其控制端输入所述η+2级级传信号ST (η+2)，其第一端输入所述直流高压信号VDD ； 所述第九薄膜晶体管(Τ61)、所述第十薄膜晶体管(Τ63)、所述第二十二薄膜晶体管(Τ12)和所述第十一薄膜晶体管(Τ64)的第二端与第二下拉控制信号点K连接，以输出所述第二下拉控制信号K (η)。
10.一种液晶显示装置，其特征在于，包括如权利要求1?9任一项所述的用于液晶显示的GOA电路。
【文档编号】G09G3/36GK104505048SQ201410856556
【公开日】2015年4月8日 申请日期:2014年12月31日 优先权日:2014年12月31日
【发明者】曹尚操 申请人:深圳市华星光电技术有限公司