栅极驱动器和使用其的显示装置的制作方法

本申请要求于2016年10月31日提交的韩国专利申请no.10-2016-0144006的优先权，为了所有目的，通过引用将该申请结合在此，如同在此完全阐述一样。

本公开内容涉及一种栅极驱动器和使用其的显示装置。

背景技术：

显示装置包括用于将数据信号提供给像素阵列的数据线的数据驱动器，用于将与数据信号同步的栅极脉冲(或扫描脉冲)顺序提供给像素阵列的栅极线(或扫描线)的栅极驱动器(或扫描驱动器)，用于控制数据驱动器和栅极驱动器的定时控制器等。

每个像素可以包括薄膜晶体管(以下称为tft)，其响应于栅极脉冲向像素电极提供数据线的电压。栅极脉冲在栅极导通电压(vgh)和栅极截止电压(vgl)之间摆动。栅极导通电压vgh被设定为高于tft的阈值电压的电压，栅极截止电压vgh被设定为低于tft的阈值电压的电压。

近来，已经应用了将栅极驱动器与像素阵列一起嵌入显示面板的技术。在下文中，嵌入在显示面板中的栅极驱动器将被称为面板中栅极(gip)电路。gip电路包括移位寄存器。移位寄存器包括以级联方式连接的多级，以根据移位时钟定时将输出电压移位。

栅极脉冲与输入图像的数据电压，即像素电压同步地逐行顺序选择要用数据电压充电的像素。移位寄存器的级接收起始脉冲，或接收作为起始脉冲从先前级接收的进位信号，并且当输入时钟时生成输出。

如图1和图2所示，每一级包括：上拉晶体管tu，该上拉晶体管tu响应于q节点电压对输出端进行充电以升高输出电压vout(n)；下拉晶体管td，该下拉晶体管td响应于qb节点电压对输出端进行放电以降低输出电压；以及开关电路10，用于对q节点和qb节点进行充电和放电。每一级的输出端连接到显示面板的栅极线。

当q节点被栅极导通电压vgh预充电，并且将移位时钟clk输入到上拉晶体管tu的漏极时，上拉晶体管tu将输出端充电到移位时钟clk的栅极导通电压vgh。在预充电的q节点浮动的状态下，当将移位时钟clk输入到上拉晶体管tu的漏极时，浮动的q节点电压通过上拉晶体管tu的漏极和栅极之间的电容借助自举而被提高2vgh。此时，上拉晶体管tu由q节点的2vgh电压导通，输出端的电压上升到vgh。当qb节点电压由vgh充电时，下拉晶体管td向输出端提供栅极截止电压vgl，以将输出电压vout(n)放电到vgl。

开关电路10响应于通过vst端输入的起始脉冲或从先前级接收到的进位信号而对q节点充电，并且响应于通过rst端或vnext端接收的信号而对q节点进行放电。用于同时放电所有级s(n-1)、s(n)和s(n+1)的q节点的复位信号被施加到rst端。从后续级产生的进位信号被施加到vnext端。开关电路10可以通过使用反相器，与q节点相反地对qb节点进行充电和放电。

通过施加ac电压，包括非晶硅(a-si)的tft(以下称为“a-sitft”)可以恢复阈值电压偏移。为此，通过用ac电压驱动qb节点，利用a-sitft实现的gip电路能够恢复下拉晶体管的阈值电压偏移。

近来，由于a-sitft的低迁移率，正在进行应用包括氧化物半导体的tft(以下称为“氧化物tft”)于高分辨率模型的像素和gip电路的开关元件的研究。氧化物tft对于实现显示装置的高性能是有利的，但是难以补偿特性的劣化。在氧化物tft的情况下，当阈值电压由于dc栅极偏置应力而偏移并且其特性劣化时，即使向栅极提供相反极性的电压，也几乎无法恢复阈值电压。根据将氧化物tft应用于gip电路的下拉晶体管的实验结果，由于即使qb节点被ac电压驱动，氧化物tft的劣化也不会恢复，所以下拉晶体管的阈值电压偏移随时间变得严重。结果，栅极线的电压不会通过下拉晶体管被放电，如图3所示，并且当移位时钟出现时，出现除了正常输出之外的纹波。在图3中，“第n输出”是从gip电路的第n级输出的输出电压，其他多输出(multi-output)电压是没有通过下拉晶体管放电的纹波分量。gip电路的多输出可能引起像素电压的波动，并导致图像质量下降。

技术实现要素：

本发明提供了一种能够从gip电路的输出电压有效地放电纹波的栅极驱动器，以及使用该栅极驱动器的显示装置。

在一个方面，提供了一种栅极驱动器，包括多个级，通过时钟布线对所述多个级施加移位时钟，所述多个级通过进位信号以级联方式连接，并通过各个输出端顺序产生输出电压。

每一级产生通过第一输出端传送到另一级的第一输出电压和通过第二输出端提供给显示面板的栅极线的第二输出电压。每一级包括连接在时钟布线和第一输出端之间的第一二极管。

当第一输出端的电压比时钟布线的电压至少高出第一二极管的阈值电压时，第一二极管可以导通，并且第一输出端的电压可以通过时钟布线放电。

每一级可以包括连接在时钟布线和第二输出端之间的第二二极管。

当第二输出端的电压比时钟布线的电压至少高出第二二极管的阈值电压时，第二二极管可以导通，并且第二输出端的电压可以通过时钟布线放电。

每一级可以包括多个晶体管。每个晶体管可以包括氧化物半导体。

每一级可以包括：第一上拉晶体管，被配置为根据q节点的电压升高第一输出端的电压；第二上拉晶体管，被配置为根据q节点的电压升高第二输出端的电压；第一下拉晶体管，被配置为根据第一qb节点的电压降低第一输出端的电压；第二下拉晶体管，被配置为根据第一qb节点的电压降低第二输出端的电压；第三下拉晶体管，被配置为根据第二qb节点的电压降低第一输出端的电压，第二qb节点与第一qb节点被交替地充电；以及第四下拉晶体管，被配置为根据第二qb节点的电压降低第二输出端的电压。

被配置为切换第二输出端的放电路径的晶体管可以连接到vss1端。被配置为切换q节点、第一和第二qb节点和第一输出端的放电路径的晶体管可以连接到vss2端。提供给vss2端的栅极截止电压可以是低于提供给vss1端的栅极截止电压的电压。

相邻级之间的第一qb节点可以彼此连接，并且相邻级之间的第二qb节点可以彼此连接。

在另一方面，提供了一种显示装置，包括显示面板和显示驱动器，在显示面板中，数据线和栅极线相交，像素以矩阵形式布置，显示驱动器被配置为将输入图像的数据写入像素。

所述显示驱动器包括所述栅极驱动器。

附图说明

所包括的用来提供对本发明的进一步理解并且并入本说明书且构成本说明书的一部分的附图图解了本发明的实施方式，并与文字说明一起用于解释本发明的原理。在附图中：

图1示意性地图解了用于在栅极驱动器的移位寄存器中输出栅极脉冲的一级；

图2是图解图1所示的级的操作的波形图；

图3是图解在栅极驱动电路的输出电压中，下拉晶体管劣化时产生的纹波电压的图；

图4是示意性地图解根据本发明实施例的显示装置的框图；

图5是图解提供给布置在屏幕两侧的gip电路的移位时钟和起始脉冲的图；

图6是图解在gip电路中以级联方式连接的各级的图；

图7是图解根据本发明第一实施例的gip电路的电路图；

图8是图解图7所示的二极管的二极管操作的图；

图9是图解取决于是否存在图7所示的二极管的纹波电压的仿真结果；

图10是图解根据本发明第二实施例的gip电路的电路图；

图11是图解根据本发明第三实施例的gip电路的电路图；及

图12图解了取决于在图11所示的gip电路中是否应用二极管的可靠性评估结果。

具体实施方式

参考下文参照附图详细描述的实施例，本公开内容的优点和特征以及用于实现本公开内容的方法将变得显而易见。然而，本公开内容不限于下面公开的实施例，而是可以以各种形式来实施。提供这些实施例使得本公开内容被详尽和完整地描述，并且将向本公开内容所属领域的技术人员充分地传达本公开内容的范围。本公开内容由权利要求的范围限定。

用于描述本公开内容的实施例的附图中所示的形状、尺寸、比例、角度、数量等仅仅是示例性的，并且本公开内容不限于此。在整个说明书中相似的附图标记标明相似的元件。在下面的描述中，当确定与本文献相关的公知功能或配置的详细描述不必要地使本发明的要点不清楚时，将省略其详细描述。在本公开内容中，当使用术语“包括”、“具有”、“由……组成”等时，可以添加其他部件，除非使用了“仅”。只要在上下文中不具有明显不同的含义，单数表达可以包括复数表达。

在部件的说明中，即使没有单独的描述，也将它解释为包括误差范围。

在位置关系的描述中，在将结构描述为位于另一结构“上或上方”、“下或下方”、“旁边”时，该描述应被解释为包括结构彼此接触的情况以及其间设置了第三结构的情况。

在实施例的以下描述中，术语“第一”、“第二”等可以用于描述各种部件，但是部件不受这些术语的限制。这些术语仅用于区分一个部件和另一个部件。因此，下面提及的第一部件可以是本发明技术精神内的第二部件。

本公开内容的各种实施例的特征可以彼此部分地组合或完整地组合，并且在技术上能够进行各种互锁和驱动。实施例可以独立地实施或者可以彼此结合地实施。

在下文中，将参考附图详细描述本发明的优选实施例。在整个说明书中相似的附图标记标明相似的元件。在下面的描述中，当确定与本文献相关的公知功能或配置的详细描述不必要地使本发明的要点不清楚时，将省略其详细描述。

根据本发明的实施例的显示装置可以被实现为诸如液晶显示器(lcd)，oled显示器等的平板显示装置。在下面的实施例中，液晶显示器被描述为平板显示装置的示例，但是本发明不限于此。例如，本发明适用于包括单元内触摸传感器的任何显示装置。

根据本发明的实施例的栅极驱动器可以包括n型或p型金属氧化物半导体场效应晶体管(mosfet)结构的薄膜晶体管(tft)。虽然在以下实施例中例示了n型tft，但是应当注意，本发明的实施例不限于此。tft是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在tft中，载流子从源极开始流动。漏极是载流子从tft离开到达外部的电极。即，mosfet中的载流子从源极流到漏极。在n型mosfet(nmos)的情况下，由于载流子是电子，所以源极电压低于漏极电压，使得电子可以从源极流到漏极。在n型mosfet中，电流从漏极流到源极，因为电子从源极流到漏极。在p型mosfet(pmos)的情况下，由于载流子是空穴，因此源极电压高于漏极电压，使得空穴可以从源极流到漏极。在p型mosfet中，电流从源极流到漏极，因为空穴从源极流到漏极。应注意mosfet的源极和漏极不是固定的。例如，mosfet的源极和漏极可以根据施加的电压而改变。在本实施例的以下描述中，晶体管的源极和漏极将被称为第一电极和第二电极。应当注意，在下面的描述中，本发明不受晶体管的源极和漏极的限制。

构成根据本发明的实施例的栅极驱动器的tft可以被实现为包括氧化物半导体的tft(氧化物tft)、包括非晶硅(a-si)的tft和包括低温多晶硅(ltps)的tft(ltpstft)中的一个或多个tft。

参考图4和5，根据本发明的实施例的显示装置包括显示面板100、用于将输入图像的数据写入显示面板100的像素阵列10的像素的显示驱动器。

显示面板100包括数据线12、与数据线12相交的栅极线14和像素阵列10，其中像素以数据线12和栅极线14所限定的矩阵形式排列。像素阵列10实现显示输入图像的屏幕。

像素阵列10的像素可以包括用于颜色实现的红色(r)、绿色(g)和蓝色(b)子像素。除了rgb子像素之外，每个像素还可以包括白色(w)子像素。

显示面板100的像素阵列10可以被划分为tft阵列和滤色器阵列。tft阵列可以形成在显示面板100的下基板上。tft阵列包括在数据线12和栅极线14的交叉点处形成的薄膜晶体管(tft)、用于充电上数据电压的像素电极、连接到像素电极以保持数据电压的储存电容器cst等，并显示输入图像。单元内触摸传感器可以设置在tft阵列上。在这种情况下，显示装置还包括用于驱动单元内触摸传感器的传感器驱动单元。

滤色器阵列可以形成在显示面板100的上基板或下基板上。滤色器阵列包括黑色矩阵、滤色器等。在tft上滤色器(cot)或滤色器上tft(toc)模型的情况下，滤色器和黑色矩阵可以与tft阵列一起布置在一个基板上。

显示驱动器包括数据驱动器16和栅极驱动器18a、18b和22，用以将输入图像的数据写入显示面板100的像素。

数据驱动器16包括一个或多个源极驱动器ic。源极驱动器ic可以安装在薄膜上芯片(cof)上并连接在显示面板100和印刷电路板(pcb)30之间。源极驱动器ic可以通过玻璃上芯片(cog)工艺直接结合到显示面板100的基板上。

数据驱动器16将从定时控制器(tcon)20接收的输入图像的数字视频数据转换成伽马补偿电压以输出数据电压。从数据驱动器16输出的数据电压被提供给数据线12。多路复用器(未示出)可以设置在数据驱动器16和数据线12之间。多路复用器在定时控制器20的控制下将从数据驱动器16接收的数据电压分配到数据线12。在1:3多路复用器的情况下，多路复用器将通过数据驱动器16的一个输出通道输入的数据电压进行时间分割，并将数据电压以时分方式提供给三条数据线。通过使用1:3多路复用器，数据驱动器16的通道数量可以减少到1/3。

栅极驱动器18a、18b和22包括电平移位器(ls)22和gip电路18a和18b。电平移位器22设置在定时控制器20与gip电路18a和18b之间。gip电路18a和18b可以与tft阵列一起直接形成在显示面板100的下基板上。

gip电路18a和18b包括移位寄存器。gip电路18a和18b可以在像素阵列外部的显示面板100的一个侧边缘处的边框bz中或者显示面板100的两个侧边缘处的边框bz中形成。电平移位器22将从定时控制器20接收的栅极定时控制信号的摆幅移动到栅极导通电压和栅极截止电压，并将该摆幅输出到gip电路18a和18b。在nmos中，栅极导通电压是高于nmos的阈值电压的栅极导通电压(vgh)，栅极截止电压是低于nmos的阈值电压的栅极截止电压(vgl)。在pmos中，栅极导通电压是栅极截止电压(vgl)，栅极截止电压是栅极导通电压(vgh)。在下文中，将参考nmos描述gip电路18a和18b的晶体管，但是本发明不限于此。

如图4所示，gip电路18a和18b中的每一个根据移位时钟clk移位栅极脉冲以将栅极脉冲顺序地提供给栅极线14。移位时钟clk可以是2相时钟到8相时钟，但是移位时钟clk不限于此。

从gip电路18a和18b输出的栅极脉冲在vgh和vgl之间摆动。vgh是高于像素的tft阈值电压的栅极导通电压。vgl低于vgh，并且是低于像素的tft阈值电压的栅极截止电压。像素的tft响应于栅极脉冲的vgh而导通，以将数据电压从数据线12提供给像素电极。

图4是gip电路18a和18b布置在像素阵列10的左侧或右侧，以及布置在显示面板100的左侧和右侧的示例。左gip电路18a和右gip电路18b通过定时控制器20同步。左gip电路18a可以连接到像素阵列10的奇数栅极线14，以将栅极脉冲顺序地提供给奇数栅极线14。右gip电路18b可以连接到像素阵列10的偶数栅极线14，以将栅极脉冲顺序地提供给偶数栅极线14。左gip电路18a和右gip电路18b可以连接到所有栅极线，以同时将栅极脉冲提供给相同的栅极线。

gip电路18a和18b的移位寄存器通过进位信号线连接，通过该进位信号线，以图6所示的级联方式传送进位信号car，并且移位寄存器包括用于与移位时钟clk定时同步地移位栅极脉冲的各级st(n)至st(n+3)。各级st(n)至st(n+3)中的每一级顺序地将栅极脉冲提供给栅极线14，并将进位信号car传送到另一级。栅极脉冲和进位信号可以是通过每一级中的一个输出端输出的相同信号，或者可以在每一级中通过两个输出端分开。进位信号car所传送到的级不限于特定级。例如，如图7所示，第n(n为正整数)级可以接收从第(n-4)级输出的进位信号，但不限于此。

定时控制器20将从主机系统(未示出)接收的输入图像的数字视频数据传送到数据驱动器16。定时控制器20接收定时信号，例如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和主时钟mclk，它们与输入图像的数据同步地接收，并且定时控制器20输出用于控制数据驱动器16的操作定时的数据定时控制信号、以及用于控制电平移位器22与gip电路18a和18b的操作定时的栅极定时控制信号。定时控制器20和电平移位器22可以安装在pcb30上。

栅极定时控制信号包括起始脉冲vst、栅极移位时钟(gclk)、栅极输出使能信号(goe)等。可以省略栅极输出使能信号(goe)。将起始脉冲vst输入到gip电路18a和18b的第一级中的vst端，以控制在一帧时段中首先出现的第一栅极脉冲的输出定时。栅极移位时钟(gclk)控制gip电路18a和18b的每一级中的栅极脉冲的输出定时，以控制栅极脉冲的移位定时。

主机系统可以实现为电视系统、机顶盒、导航系统、dvd播放器、蓝光播放器、个人计算机(pc)、家庭影院系统和电话系统的任一个。主机系统将输入图像的数字视频数据转换成适合于在显示面板100上显示的格式。主机系统将定时信号(vsync、hsync、de、mclk)与输入图像的数字视频数据一起传送到定时控制器20。主机系统执行与从触摸感测单元接收的触摸输入的坐标信息相关联的应用程序。

本发明的gip电路18a和18b在至少一个输出端和时钟布线之间添加二极管，并通过二极管从输出电压放电纹波来防止多输出现象。本发明适用于任何gip电路。图7至11图解了可应用于本发明的各种gip电路，但本发明不限于此。

图7是图解用于在gip电路18a和18b中输出第n输出电压vcout(n)和vgout(n)的第n级的电路图。

参考图7，第n级st(n)通过第一输出端输出第一输出电压vcout(n)并通过第二输出端输出第二输出电压vgout(n)。第一输出端连接到另一级st(n+4)的vst端，以将第一输出电压vcout(n)作为进位信号提供给另一级st(n+4)的vst端。第二输出端连接到像素阵列的栅极线14以将栅极脉冲提供给栅极线14。

qb节点被分为qb_o和qb_e，并且qb节点(qb_o，qb_e)在预定时间被交替地充电和放电，使得下拉晶体管t7c_o、t7c_e、t7_o和t7_e的dc栅极偏置应力减小。

gip电路的每一级包括：用于根据q节点的电压提高第一输出端的电压的第一上拉晶体管t6c；用于根据q节点的电压提高第二输出端的电压的第二上拉晶体管t6；用于根据第一qb节点qb_o的电压降低第一输出端的电压的第一下拉晶体管t7c_o；用于根据第一qb节点qb_o的电压降低第二输出端的电压的第二下拉晶体管t7_o；用于根据第二qb节点qb_e的电压降低第一输出端的电压的第三下拉晶体管t7c_e；以及用于根据第二qb节点qb_e的电压降低第二输出端的电压的第四下拉晶体管t7_e。

下拉晶体管t7c_o和t7c_e响应于qb节点qb_o和qb_e的电压而交替导通以放电第一输出端的电压。下拉晶体管t7_o和t7_e响应于qb节点qb_o和qb_e的电压而交替导通以放电第二输出端的电压。当通过vst端输入来自先前级的进位信号vout(n-4)时，晶体管t1通过向q节点提供vdd来对q节点进行预充电。vdd可以设置为栅极导通电压vgh。

上拉晶体管t6c和t6的栅极连接到q节点。将第n移位时钟clk_(n)通过时钟布线提供给上拉晶体管t6c和t6的第一电极(漏极)。在预充电的q节点浮动的状态下，当输入移位时钟clk_(n)的栅极导通电压vgh时，通过上拉晶体管t6c和t6的栅-源电容进行自举，q节点的电压上升到2vgh，并且上拉晶体管t6c和t6导通。t6c是根据q节点的电压而导通的上拉晶体管，以提高第一输出端的电压。t6是根据q节点的电压而导通的上拉晶体管，以提高第二输出端的电压。晶体管t3n响应于来自后续级的进位信号而放电q节点。当q节点放电时，晶体管t4a、t4、t4q和t5qi向qb_o节点提供vdd_o，以对qb_o节点充电。当q节点充电时，晶体管t5q对qb_o节点放电，并且晶体管t5响应于通过复位端rst接收的起始脉冲vst而放电并复位qb_o节点。当产生起始脉冲vst时，所有级的qb节点同时复位。q_e是后续级st(n+1)的q节点。用于切换q节点、qb节点和第一输出端的放电路径的晶体管t3_o、t3n、t3_e、t5q、t5、t7c_o和t7c_e连接到vss2端。用于切换第二输出端的放电路径的晶体管t7_o和t7_e连接到vss1端。提供给vss2端的vgl(-10v)被设置为低于提供给vss1端的vgl(-5v)的电压，从而可以减小上拉晶体管的劣化和像素的电压(δvp)，并且可以减小栅极脉冲的上升沿时间和下降沿时间。

当栅极连接到qb节点qb_o和qb_e的下拉晶体管劣化时，没有适当地放电输出端的电压，在输出电压vcout(n)和vgout(n)中产生纹波电压。当在作为另一级st(n+4)的进位信号传送的第一输出电压vcout(n)中产生纹波时，在通过另一级st(n+4)的晶体管t1输出的q节点电压中产生纹波电压，使得通过上拉晶体管t6c和t6或者q节点和输出端之间的电容，在级st(n+4)的输出电压vgout(n+4)中产生纹波。

为了防止纹波，本发明的gip电路18a和18b还包括连接在第一输出端和时钟布线之间的晶体管td。晶体管td是二极管连接的晶体管，因此作为二极管工作。晶体管td包括连接到时钟布线的第一电极和连接到第一输出端的栅极和第二电极。在下文中，晶体管td将被称为二极管。尽管图示和文字描述的实施方式包括二极管连接的晶体管，但是本公开内容不限于此。例如，在一或多个实施方式中，二极管可以是两端子半导体二极管。

移位时钟clk_(n)在栅极导通电压vgh和栅极截止电压vgl之间摆动。如图8所示，在q节点被预充电的状态下，将移位时钟clk_(n)的栅极导通电压vgh提供给上拉晶体管t6c的第一电极时，第一输出端的电压升高，第一输出电压vcout(n)上升vgh。此时，由于移位时钟clk_(n)和第一输出电压vcout(n)的电压都等于vgh，二极管td的vds变为0，二极管td维持截止状态。因此，第一输出电压vcout(n)不通过二极管td放电，并被提供给另一级st(n+4)的晶体管t1。

如图8所示，在第一输出电压vcout(n)中出现不想要的纹波电压的情况下，当时钟布线的电压为vgl时，由于纹波电压比时钟布线的电压至少高出二极管td的阈值电压，vds>二极管td的vth，二极管td导通。结果，纹波电压vr通过时钟布线放电。将去除了纹波电压vr的第一输出电压vcout(n)'提供给形成在另一级st(n+4)中的晶体管t1的栅极，并将级st(n+4)的q节点电压预充电到电压vgh。如果在第一输出电压vcout(n)'中不存在纹波电压，则可以防止被提供作为进位信号的第一输出电压vcout(n)’的级st(n+4)的q节点电压的纹波，使得可以防止后续级st(n+4)的输出电压(vcout(n+4)，vgout(n+4))的纹波。

图9是图解取决于是否存在图7所示的二极管td的纹波电压的仿真结果。在图9中，x轴为时间，y轴为电压。vq是q节点的电压，vcout是第一输出电压。没有二极管td的情况下，如图9(a)所示，在q节点的电压vq和第一输出电压vcout中存在包括纹波的多输出现象。作为在时钟布线和第一输出端之间连接二极管td的结果，如图9(b)所示，确认了从第一输出电压vcout(n)中去除纹波电压，并且也从q节点的电压vq中去除纹波电压。

图10是图解根据本发明第二实施例的gip电路的电路图。

参考图10，第n级st(n)通过第一输出端输出进位信号vcout(n)并通过第二输出端输出栅极脉冲vgout(n)。第一输出端连接到另一级。第二输出端连接到像素阵列的栅极线14。将进位信号vcout(n)传送到第(n+4)级，并且将栅极脉冲提供给栅极线14。

除了分别将二极管td1和td2连接到第一输出端和第二输出端之外，该gip电路与上述图7的实施例相同。因此，将省略除了二极管td1和td2之外的其它晶体管的详细描述。

第一二极管td1连接在时钟布线和第一输出端之间，并且当第一输出电压vcout(n)中产生不想要的纹波电压时，第一二极管td1导通，以通过时钟布线放电纹波电压。第一二极管td1包括连接到时钟布线的第一电极和连接到第一输出端的栅极和第二电极。

第二二极管td2连接在时钟布线和第二输出端之间，并且当第二输出电压vgout(n)中产生不想要的纹波电压时，第二二极管td2导通，以通过时钟布线放电纹波电压。第二二极管td2包括连接到时钟布线的第一电极和连接到第二输出端的栅极和第二电极。

图11是图解根据本发明第三实施例的gip电路的电路图。图11图解了gip电路18a和18b中的两个相邻级。

参考图11，在gip电路18a和18b中，qb节点被分为qb_o和qb_e，并且qb节点(qb_o，qb_e)在预定时间被交替地充电和放电，使得下拉晶体管t7_o和t7_e的dc栅极偏置应力可以减小。gip电路18a和18b的每一级通过各自的上拉晶体管t6提高输出电压vgout(n)和vgout(n+1)，并通过各自的下拉晶体管t7_o和t7_e降低输出电压vgout(n)和vgout(n+1)。从第n级输出的第n输出电压vgout(n)作为栅极脉冲被提供给第n栅极线14，并作为进位信号被提供给第(n+2)级的vst端。从第(n+1)级输出的第(n+1)输出电压vgout(n+1)作为栅极脉冲被提供给第(n+1)栅极线14，并作为进位信号被提供给(n+3)级的vst端和第(n-1)级的vnext端。

为了减小高分辨率显示装置中的gip电路的面积，gip电路18a和18b被配置为使得在相邻的第n级和第(n+1)级中共享qb节点(qb_o，qb_e)和vnext端。第n级和第(n+1)级的qb_o节点彼此连接，并且第n级和第(n+1)级的qb_e节点彼此连接。被施加来自后续级的进位信号vgout(n+3)的vnext端共同连接到第n级和第(n+1)级。

gip电路18a和18b的每一级包括：连接到q节点(q1，q2)的上拉晶体管t6；连接到qb节点(qb_o，qb_e)的下拉晶体管t7_o和t7_e；以及用于对q节点(q1，q2)和qb节点(qb_o，qb_e)进行充电和放电的开关电路t1、t3_o、t3_e、t41、t42、t5is、t5iq、t5q和t5。当来自先前级的进位信号(vgout(n-2)，vgout(n-1))被输入到vst端时，晶体管t1导通，来自vdd端的栅极导通电压vgh被提供给q节点(q1，q2)。因此，q节点(q1，q2)被预充电。晶体管t3n响应于通过vnext端接收的后续级的进位信号vgout(n+3)，对q节点(q1，q2)放电。晶体管(t41、t42、t5is、t5iq和t5q)构成反相器，用于根据q节点电压用ac电压(vdd_o，vdd_e)对qb节点(qb_o，qb_e)充电，并且用于通过将qb节点(qb_o，qb_e)连接到vss端对qb节点(qb_o，qb_e)放电。设置在第n级中的晶体管(t41、t42、t5is、t5iq和t5q)在q节点(q1，q2)放电时，将vdd_o提供给qb_o节点并对第n级和第(n+1)级的qb_o节点充电。设置在第(n+1)级中的晶体管(t41、t42、t5is、t5iq和t5q)在q节点(q1，q2)放电时，将vdd_e提供给qb_e节点并对第n级和第(n+1)级的qb_e节点充电。

第n级和第(n+1)级中的每一个还包括连接在时钟布线和输出端之间的二极管(td_o，td_e)。每个二极管(td_o，td_e)通过时钟布线对输出端的纹波电压放电，以防止或减少输出电压(vgout(n)，vgout(n+1))的纹波电压和后续级的q节点电压的纹波。

图11中所示的gip电路不单独输出进位信号，但不限于此。例如，从图7和图10中应用的gip电路单独输出进位信号vcout的电路可以被添加到图11所示的gip电路。例如，在图11中，用于提高进位信号的电压(vcout)的上拉晶体管可被添加到q节点，并且用于降低进位信号的电压(vcout)的下拉晶体管可被进一步添加到qb节点。在图11所示的gip电路中，vss端可以通过图7所示的方法分离，以将vss端的电压设置为两个电压。

图12图解了取决于是否应用二极管(td_o，td_e)的可靠性评估结果。对由氧化物tft实现图11所示的gip电路的晶体管的电路执行了可靠性评估。在应用二极管(td_o，td_e)的情况下，在老化时间与未应用二极管(td_o，td_e)的情况下相同时，即使进一步降低vdd电压，也可以获得稳定的输出特性。

如上所述，本发明的实施例可以通过将二极管连接到gip电路的输出进位信号的至少一个输出端来防止进位信号的纹波电压和q节点电压的纹波。

虽然已经参考多个说明性实施例描述了实施例，但是应当理解，本领域技术人员可以设计出属于本公开内容的原理的范围内的许多其它修改和实施例。更具体地，在本公开内容、附图和所附权利要求的范围内，在主题组合布置的组成部分和/或布置中的各种变化和修改是可能的。除了组成部分和/或布置中的变化和修改之外，替代用途对于本领域技术人员来说也是显而易见的。