栅极驱动电路以及显示基板的制作方法

本发明属于显示技术领域，具体涉及一种栅极驱动电路以及显示基板。

背景技术：

随着显示技术的发展，显示装置的屏占比、超窄边框等受到广泛的关注。为了尽可能的增大显示装置的屏占比，现有的显示装置具有安装摄像头、听筒以及线路板等的异形区。该显示装置的每一行子像素连接一条栅线，而不同的栅线通过级联的移位寄存器(即栅极驱动电路)提供信号。

然而，在该显示装置中，由于异形区的存在，使得有异形区经过的行的子像素数少于没有异形区经过的行的子像素数，这样就使得有异形区经过的行对应的栅线的负载小于没有异形区经过的行对应的栅线的负载，因此，当通过级联的移位寄存器给连接有不同子像素的栅线提供信号时，子像素少的行的亮度大于子像素多的行的亮度，从而造成显示不均匀(如出现亮度不同的两个区域)。

技术实现要素：

本发明至少部分解决现有的显示基板显示亮度不均一的问题，提供一种显示亮度均一的显示基板。

解决本发明技术问题所采用的技术方案是一种栅极驱动电路，用于给栅线提供驱动信号，所述栅极驱动电路包括多个级联的输出单元，各所述输出单元的电路结构相同，每个所述输出单元具有至少一个输出晶体管，所述输出单元通过所述输出晶体管向所述栅线输出驱动信号，每个所述输出单元中的所有输出晶体管连接一条所述栅线，所述输出单元分为第一输出单元和第二输出单元；

每个所述第一输出单元对应的所述栅线所连接的子像素数大于每个所述第二输出单元对应的所述栅线所连接的子像素数，所述第一输出单元中的至少一个输出晶体管的输出能力大于所述第二输出单元中对应的输出晶体管的输出能力。

进一步优选的是，所述输出晶体管包括源极、漏极以及连接所述源极、漏极的有源区；所述第一输出单元中的至少一个输出晶体管的有源区的尺寸与所述第二输出单元中对应的输出晶体管的有源区的尺寸不同，以使所述第一输出单元和第二输出单元中对应的所述输出晶体管的输出能力不同。

进一步优选的是，所述第一输出单元中的至少一个输出晶体管的有源区的宽长比大于所述第二输出单元中对应的输出晶体管的有源区的宽长比，其中，所述有源区在源极漏极之间的部分为半导体区，有源区的长度表示所述半导体区在从所述源极指向所述漏极的方向上的尺寸，有源区的宽度表示所述半导体区在垂直于其长度方向的方向上的尺寸。

进一步优选的是，所述第一输出单元中的至少一个输出晶体管的有源区的宽长比与所述第一输出单元对应的所述栅线连接的子像素数的比值为第一比例，所述第二输出单元中的对应输出晶体管的有源区的宽长比与所述第二输出单元对应的所述栅线连接的子像素数的比值为第二比例，且所述第一比例与所述第二比例相等。

进一步优选的是，所述输出晶体管包括：第一子输出晶体管，用于给其所在的所述输出单元对应的所述栅线提供导通信号，所述第一输出单元中的所述第一子输出晶体管的输出能力大于所述第二输出单元中的所述第一子输出晶体管的输出能力。

进一步优选的是，所述输出晶体管还包括：第二子输出晶体管，用于给其所在的所述输出单元对应的所述栅线提供关断信号，所述第一输出单元中的所述第二子输出晶体管的输出能力大于所述第二输出单元中的所述第二子输出晶体管的输出能力。

解决本发明技术问题所采用的技术方案是一种显示基板，所述显示基板包括：

多个子像素；

与所述子像素连接的多条栅线，所述栅线根据连接的所述子像素数的不同至少分为两种；

上述的栅极驱动电路，所述栅极驱动电路中的每个所述输出单元的所有输出晶体管连接一条所述栅线。

进一步优选的是，所述显示基板具有异形区，所述异形区中没有所述子像素；多个所述子像素呈排成多行，所述异形区经过至少部分所述子像素的行，所述异形区经过的行的子像素数少于没有所述异形区经过的行的子像素数；每条所述栅线连接一行子像素。

进一步优选的是，所述异形区设于所述显示基板的一个边缘区域。

进一步优选的是，所述异形区用于设置驱动单元、摄像头、听筒中的任意之一。

附图说明

图1为本发明的实施例的一种显示基板的结构示意图；

图2a为本发明的实施例的一种显示基板的栅极驱动电路的一个输出单元的电路结构图；

图2b为图2a的输出单元的驱动时序图；

其中，附图标记为：10异形区；20子像素；30栅极驱动电路；31第一输出单元；32第二输出单元；40栅线；t1第一晶体管；t2第二晶体管；t3第三晶体管；t4第四晶体管；t5第五晶体管；t6第六晶体管；t7第七晶体管；t8第八晶体管；in输入端；out输出端；ck第一时钟端；cb第二时钟端；vgl第一电压端；vgh第二电压端；c1第一存储电容；c2第二存储电容。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

实施例1：

如图1和图2所示，本实施例提供一种栅极驱动电路30，用于给栅线40提供驱动信号，栅极驱动电路30包括：多个级联的输出单元，各输出单元的电路结构相同，每个输出单元具有至少一个输出晶体管，输出单元通过输出晶体管向栅线40输出驱动信号，每个输出单元中的所有输出晶体管连接一条所述栅线40，输出单元分为第一输出单元31和第二输出单元32；

每个第一输出单元31对应的栅线40所连接的子像素20数大于每个第二输出单元32对应的栅线40所连接的子像素20数，第一输出单元31中的至少一个输出晶体管的输出能力大于第二输出单元32中对应的输出晶体管的输出能力。

其中，也就是说每个输出单元中具有至少一个输出晶体管，一个输出单元中所有输出晶体管连接一条栅线40，即每个输出单元对应一条栅线40，每条栅线40连接多个子像素20，而每个子像素20只连接一条栅线40。根据栅线40连接的子像素20数的不同，将与栅线40对应的输出单元分为第一输出单元31和第二输出单元32，例如第一输出单元31对应的栅线40连接的子像素20数为1440，第二输出单元32对应的栅线40连接的子像素20数为720。

第一输出单元31对应的栅线40连接的负载大于第二输出单元32对应的栅线40连接的负载，若给第一输出单元31对应的栅线40和第二输出单元32对应的栅线40提供相同的驱动信号，会使得第一输出单元31对应的栅线40连接的每个子像素20接收的驱动能(如电流)小于第二输出单元32对应的栅线40连接的每个子像素20接收的驱动能，从而导致第一输出单元31对应的栅线40连接的子像素20与第二输出单元32对应的栅线40连接的子像素20的亮度不均一。

而本实施例的栅极驱动电路30中，由于第一输出单元31对应的栅线40(连接的子像素20数多的栅线40)连接的输出晶体管的输出能力大于第二输出单元32对应的栅线40(连接的子像素20数少的栅线40)连接的输出晶体管的输出能力，可以使得在该栅极驱动电路30下，给第一输出单元31对应的栅线40和第二输出单元32对应的栅线40提供不同的驱动信号，使得第一输出单元31和第二输出单元32对应的子像素20的亮度相同，即不同栅线40连接的子像素20亮度均相同，从而有利于具有该栅极驱动电路30的显示装置实现窄边框。

当然，虽然以上以两种输出单元(即第一输出单元31和第二输出单元32)为例，但实际栅线40根据所连接的子像素20数还可分为更多种类，相应的还可有更多种类的输出单元，且任意两不同种的输出单元中输出晶体管的输出能力均符合以上条件，此处不再详细描述。

优选的，输出晶体管包括源极、漏极以及连接源极、漏极的有源区；第一输出单元31中的至少一个输出晶体管的有源区的尺寸与第二输出单元32中对应的输出晶体管的有源区的尺寸不同，以使第一输出单元31和第二输出单元32中对应的输出晶体管的输出能力不同。

其中，也就是说通过改变输出晶体管的有源区的尺寸来改变输出单元的驱动能力，从而使第一输出单元31和第二输出单元32对应的栅线40(即连接子像素20数不同的栅线40)接收的驱动信号的强度不同，从而可保证第一输出单元31和第二输出单元32对应的栅线40连接的子像素20亮度相同，以使显示亮度均一。

优选的，第一输出单元31中的至少一个输出晶体管的有源区的宽长比大于第二输出单元32中对应的输出晶体管的有源区的宽长比，其中，有源区在源极漏极之间的部分为半导体区，有源区的长度表示半导体区在从源极指向漏极的方向上的尺寸，有源区的宽度表示半导体区在垂直于其长度方向的方向上的尺寸。

其中，也就是说输出晶体管的有源区的宽长比越大，其对应的输出单元的输出能力越强，即当输出晶体管的有源区的长度一定，有源区的宽度越大，输出晶体管的输出能力越强，而当输出晶体管的有源区的宽度一定，有源区的长度越小，输出晶体管的输出能力越强。

改变输出晶体管的有源区长度宽度的尺寸，只需更换形成有源区的掩膜版(即使掩膜版的开口尺寸变化)，就可以在不改变原制作工艺的情况下形成输出能力不同的输出晶体管，从而降低形成不同输出能力的输出晶体管的复杂度，进而节约成本。

优选的，第一输出单元31中的至少一个输出晶体管的有源区的宽长比与第一输出单元31对应的栅线40连接的子像素20数的比值为第一比例，第二输出单元32中的对应输出晶体管的有源区的宽长比与第二输出单元32对应的栅线40连接的子像素20数的比值为第二比例，且第一比例与第二比例相等。

其中，也就是说输出单元中的输出晶体管的有源区的宽长比与其对应的栅线40连接的子像素20数成正比时，可保证所有子像素20的亮度一致。

例如，对于连接的子像素20数为720的栅线40而言，其对应的输出晶体管的有源区的宽度和长度分别为25um、3.3um，即其宽长比为25/3.3，而对于连接的子像素20数为1440的栅线40而言，其对应的输出晶体管的有源区的宽度和长度分别为50um、3.3um，即其宽长比为50/3.3。

当然，以上以改变输出晶体管的有源区的尺寸为例来改变输出晶体管的输出能力，但也可以通过改变输出晶体管的有源区的材料、输出晶体管的结构等来改变输出晶体管的输出能力。

优选的，输出晶体管包括：第一子输出晶体管，用于给其所在的输出单元对应的栅线40提供导通信号，第一输出单元31中的第一子输出晶体管的输出能力大于第二输出单元32中的第一子输出晶体管的输出能力。

其中，也就是说第一输出单元31和第二输出单元32中不同的第一子输出晶体管的有源区的宽长比与其对应的子像素20的个数成正比，从而保证不同栅线40的各子像素20接收到的驱动能一样，从而使得不同栅线40的子像素20亮度一致。因为第一子输出晶体管输出导通信号，即第一子输出晶体管用于使导通信号写入子像素20，则第一子输出晶体管对子像素20的亮度影响大，故优选改变输出单元中第一子输出晶体管的驱动能力。

优选的，输出晶体管还包括：第二子输出晶体管，用于给其所在的输出单元对应的栅线40提供关断信号，第一输出单元31中的第二子输出晶体管的输出能力大于第二输出单元32中的所述第二子输出晶体管的输出能力。

其中，也就是说第一输出单元31和第二输出单元32中不同的第二子输出晶体管的有源区的宽长比与其对应的子像素20的个数成正比，从而保证不同栅线40的子像素20接收到的驱动能一样，从而使得不同栅线40的子像素20关断过程可以保持一致(如关断的反应时间相同等)。

具体的，本实施例的栅极驱动电路30中的每个输出单元如图2a和图2b所示，每个输出单元(例如移位寄存器goa)包括8个p型晶体管(p型晶体管在高电平下关断，在低电平下导通)，即第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8；以及2个存储电容，每个输出单元的输出端out连接下一级的输出单元的输入端in，当然第一级输出单元的输入端in连接单独的控制端。其中，第一子输出晶体管相当于第五晶体管t5，第二子输出晶体管相当于第四晶体管t4。

输出单元的驱动方法中，持续向第一电压端vgl提供低电平，持续向第二电压端vgh提供高电平；该方法具体包括：

s11、第一阶段a，向输入端in提供低电平，向第一时钟端ck提供低电平，向第二时钟端cb提供高电平。

输入端in以及第一时钟端ck的低电平使得第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5导通，第七晶体管t7关断，输出端out最终输出第二电压端vgh和第二时钟端cb的高电平。

s12、第二阶段b，向输入端in提供高电平，向第一时钟端ck提供高电平，向第二时钟端cb提供低电平。

输入端in和第一时钟端ck的高电平使得第一晶体管t1、第三晶体管t3关断，第一存储电容c1使第二晶体管t2的栅极保持低电平，从而使得第二晶体管t2导通，从而第四晶体管t4关断；第一存储电容c1使第五晶体管t5的栅极保持低电平，从而使得第五晶体管t5导通，使得第二时钟端cb向输出端out提供信号。

s13、第三阶段c，本阶段中，向输入端in提供高电平，而第一时钟端ckh和第二时钟端cb的电平交替变换，即总是一者为高电平，另一为低电平。

当向第一时钟端ck提供低电平，向第二时钟端cb提供高电平时，输入端in的高电平以及第一时钟端ck提的低电平使得第一晶体管t1、第三晶体管t3、第四晶体管t4导通，第二晶体管t2、第五晶体管t5、第七晶体管t7关断，从而使得第二电压端vgh向输出端out提供信号。

当向第一时钟端ck提供高电平，向第二时钟端cb提供低电平时，输入端in和第一时钟端ck的高电平使得第一晶体管t1、第三晶体管t3关断，第二存储电容c2使得第六晶体管t6的栅极保持低电平，使得第六晶体管t6导通，第二时钟端cb的低电平使得第七晶体管t7导通，从而第五晶体管t5关断；第二存储电容c2使得第四晶体管t4的栅极保持低电平，使得第四晶体管t4导通，从而使得第二电压端vgh向输出端out提供信号。

该阶段会持续进行，直到下一阶段的输入端in再次为低电平，即下一帧的第一阶段a开始。

当然，以上虽然以一种具体的输出单元的结构为例，但其它结构的输出单元也可行。

实施例2：

如图1和图2所示，本实施例提供一种显示基板，显示基板包括：

多个子像素20；

与子像素20连接的多条栅线40，栅线40根据连接的子像素20数的不同至少分为两种；

实施例1中的栅极驱动电路30，栅极驱动电路30中的每个输出单元的所有输出晶体管连接一条栅线40。

其中，也就是说每个输出单元中具有至少一个输出晶体管，一个输出单元中所有输出晶体管连接一条栅线40，即每个输出单元对应一条栅线40，每条栅线40连接多个子像素20，而每个子像素20只连接一条栅线40。栅线40根据与其连接的子像素20数的不同至少分为两种，例如多条栅线40分为两类，一类栅线40连接的子像素20数为720，另一类栅线40连接的子像素20数为1440。

连接的子像素20多的栅线40的负载相对较大，若给所有的栅线40提供相同的驱动信号，不同类的栅线40的子像素20接收到的驱动能不一样，会使得子像素20的亮度不均一。而本实施例的显示基板中，由于连接的子像素20多的栅线40对应的输出晶体管的输出能力大于连接的子像素20少的栅线40对应的输出晶体管的输出能力，可以使得在栅极驱动电路30下，给子像素20数不同的栅线40提供不同的驱动信号，可使得不同的栅线40对应的子像素20的亮度相同，从而使得所有子像素20的显示亮度均一。

优选的，显示基板具有异形区10，异形区中没有所述子像素20；多个子像素20排成多行，异形区经过至少部分子像素20的行，异形区10经过的行的子像素20数少于没有异形区10经过的行的子像素20数；每条栅线40连接一行子像素20。

其中，也就是说异形区经过的行对应的栅线40(以下简称异形区经过的栅线40)连接的子像素20数少于没有异形区经过的行对应的栅线40(以下简称没有异形区经过的栅线40)连接的子像素20数，异形区经过的栅线40对应的输出晶体管的输出能力小于没有异形区经过的栅线40对应的输出晶体管的输出能力，即异形区经过的栅线40对应的输出晶体管的宽长比小于没有异形区经过的栅线40对应的输出晶体管的宽长比。

例如，异形区经过的行的子像素20数为720，该行对应的第一输出晶体管的有源区的宽度为25um，长度为3.3um，该行对应的第二输出晶体管的有源区的为宽度50um，长度为3.3um；没有异形区经过的行的子像素20数为1440，该行对应的第一输出晶体管的有源区的宽度为50um，长度为3.3um，该行对应的第二输出晶体管的有源区的宽度为100um，长度为3.3um。

优选的，异形区10设于显示基板的一个边缘区域。

具体的，异形区设于显示基板的上边缘区域。

优选的，异形区10用于设置驱动单元、摄像头、听筒中的任意之一。

其中，驱动单元可以是源极驱动电路(ic)，或者是其他的驱动单元。

具体的，本实施例的显示基板可形成显示装置，该显示基板可形成显示装置，该显示装置可为液晶显示面板、有机发光二极管(oled)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。