以及起始信号STV1、STV2 AOA电路12每隔一固定间隔输出扫描信号使得每一行的晶体管22依序开启，同时源极驱动器16则输出对应的数据信号至一整列的像素单元20使其充电到各自所需的电压，以显示不同的灰阶。当同一行充电完毕后，GOA电路12便将该行的扫描信号关闭，然后GOA电路12再输出扫描信号将下一行的晶体管22打开，再由源极驱动器16对下一行的像素单元20进行充放电。如此依序下去，直到所有像素单元20都充电完成，再从第一行开始充电。以一个1024 X 768分辨率的液晶显示器10以及60Hz的更新频率为例，共需要1024 X 768X 3个像素单元20组合而成，每一个画面的显示时间约为1/60 =16.67ms。图1所示的GOA电路12控制包含N个GOA电路单元SR(I)、…、SR(N)，N等于768。
[0028]请参阅图1和图2，图2是本发明第一实施例的GOA电路单元SR(n)的电路图。为了让液晶显示器10两边的非显示区(也就是玻璃基板14放置GOA电路12的区域)变窄，玻璃基板14的两侧都有设置GOA电路12X0A电路12包含数个串接(cascade-connected)的GOA电路单元3以11)。较佳地，两个6(^电路12分别包含用于产生奇数扫描信号6(1)、6(3)、-_、6(767)的GOA电路单元31?(1)、31?(3)、‘"、31?(767)，以及用于产生偶数扫描信号6(2)、6(4)^"、6(768)的GOA电路单元SR(2)、SR(4)、…、SR(768)。当GOA电路单元SR( I)接收到启始信号STVl时，就会依据时钟信号CKl和CK2产生扫描信号G(I)。当GOA电路单元SR(2)接收到启始信号STV2时，就会依据时钟信号CK2和CK3产生扫描信号G(2)。接下来，每一级GOA电路单元SR(n)用来依据前两级GOA电路单元SR(n-2)输出的扫描信号G(n-2)、第一时钟信号CKV1、第二时钟信号CKV2，在输出端OUT输出扫描信号G(n)。第一时钟信号CKVl和第二时钟信号CKV2分别表示四个时钟信号CK1-CK4的其中两个时钟信号。四个时钟信号CK1-CK4轮流产生脉冲，且彼此产生脉冲的时间互不重叠。具体来说，GOA电路单元SR(I)、SR(5)、…、SR(N-3)是依据时钟信号CKl和CK2(分别表示图2的第一时钟信号CKVl和第二时钟信号CKV2)产生扫描信号G(I)、G
(5)、"_、G(N-3);G0A电路单元SR(2)、SR(6)、…、SR(N-2)是依据时钟信号CK2和CK3(分别表示图2的第一时钟信号CKVl和第二时钟信号CKV2)产生扫描信号G(2)、G(6)、...、G(N-2) ;G0A电路单元SR(3)、SR(7)、…、SR(N-1)是依据时钟信号CK3和CK4(分别表示图2的第一时钟信号0^1和第二时钟信号0^2)产生扫描信号6(3)、6(7)、‘"、60-1)山(^电路单元31?(4)、31?
(8)、…、SR(N)是依据时钟信号CK4和CKl (分别表示图2的第一时钟信号CKVl和第二时钟信号CKV2)产生扫描信号G(4)、G(8)、…、G(N)。
[0029]每一级GOA电路单元SR(n)包含输入控制模块100、锁存模块200、输出控制模块300、稳压模块400、上拉模块500、下拉维持模块600和驱动模块700。输入控制模块100用来于接收前两级GOA电路单元SR(n-2)输出的扫描信号G(n-2)时导通。锁存模块200电性连接输入控制模块100和第一控制节点Q(η)，用来锁存第一控制节点Q(η)的电平。输出控制模块300电性连接第一控制节点Q(η)，用来依据施加于第一控制节点Q(η)的电压，控制输出的扫描信号G(n)。稳压模块400电性连接锁存模块200，用来防止漏电。上拉模块500电性连接第二控制节点P(n)，用来于接收第二时钟信号CKV2时，使得第二控制节点P(n)处于高电平。下拉维持模块600电性连接输入控制模块100、锁存模块200、输出控制模块300、上拉模块500和稳压模块400，用来维持第二控制节点P(n)在非扫描期间的低电平，以及维持扫描信号G(η)的低电平。驱动模块700电性连接输出端OUT及第二晶体管T2，用来于输出扫描信号G(n)的脉冲时，输出驱动信号TRl以开启第二晶体管T2。
[0030]锁存模块200包含第一晶体管Tl、第二晶体管T2以及第三晶体管T3。第一晶体管Tl的第一控制端电性连接输入控制模块100，其第一输入端电性连接第一固定电压VI，其第一输出端电性连接第一控制节点Q(n)。第二晶体管T2的第二控制端电性连接驱动信号TRl，其第二输入端电性连接第一晶体管Tl的第一输出端，其第二输出端电性连接第一控制节点Q(η)。第三晶体管Τ3的第三控制端和第三输出端皆电性连接第一控制节点Q(η)，其第三输入端电性连接输入控制模块100。
[0031]稳压模块400包含第四晶体管Τ4ο第四晶体管Τ4的第四控制极电性连接第一固定电压VI，其第四输入极电性连接第一晶体管Tl的第一控制极，其第四输出极电性连接第二控制节点ρ(η)。
[0032]上拉模块500包含第五晶体管Τ5。第五晶体管Τ5的第五控制极电性连接第二时钟信号CKV2，其第五输入极电性连接第一固定电压VI，其第五输出极电性连接第二控制节点P(η)。
[0033]下拉维持模块600包含第六晶体管Τ6、第七晶体管Τ7、第八晶体管Τ8、第九晶体管T9和第一电容Cl。第六晶体管Τ6的第六控制极电性连接第二时钟信号CKV2，其第六输入极电性连接第四晶体管T4的第四输出极，其第六输出极电性连接第二固定电压V2。第七晶体管T7的第七控制极电性连接第四晶体管T4的第四输出极，其第七输入极电性连接第二控制节点P(n)，其第七输出极电性连接第二固定电压V2。第八晶体管T8的第八控制极电性连接第二控制节点P(n)，其第八输入极电性连接第一控制节点Q(n)，其第八输出极电性连接第二固定电压V2。第九晶体管T9的第九控制极电性连接第二控制节点P(n)，其第九输入极电性连接输出端OUT，其第九输出极电性连接第二固定电压V2。第一电容Cl的两端电性连接第二控制节点P(n)和第二固定电压V2。
[0034]输入控制模块100包含第十晶体管T10。第十晶体管TlO的第十控制极和第十输入极电性连接前两级GOA电路单元SR(n-2)输出的扫描信号G(n_2)，其第十输出极电性连接第一晶体管Tl的第一控制极。
[0035]输出控制模块300包含第十一晶体管T11。第十一晶体管Tll的第十一控制极电性连接第一控制节点Q(n)，其第十一输入极电性连接第一时钟信号CKVl，其第十一输出极电性连接输出端OUT。
[0036]驱动电路700是反相器，其用来反相输出端OUT的扫描信号G(η)以输出驱动信号TRl。驱动电路700包含第十二晶体管Τ12和第十三晶体管Τ13，第十二晶体管Τ12的第十二控制极和第十二输入极皆电性连接第一固定电压VI，其第十二输出极电性连接第二晶体管Τ2的第二控制极。第十三晶体管T13的第十三控制极电性连接输出端OUT，其第十三输入极电性连接第二晶体管Τ2的第二控制极，其第十三输出极电性连接第二固定电压V2。
[0037]栅极驱动电路SR(n)另包含第二电容C2。第二电容C2的两端电性连接第一控制节点Q( η)和输出端OUT。
[0038]图2的GOA电路单元SR(n)的所有晶体管皆为N型金氧半导体(N-type metal oxidesemiconductor，NMOS)晶体管。较佳地，所有晶体管T1-T13的控制极、输入极和输出极分别是晶体管T1-T13的栅极、漏极和源极，第一固定电压Vl为高电平，第二固定电压V2为低电平。晶体管T1-T13的输入极和输出极也分别可以是晶体管的源极和漏极。
[0039]请一并参阅图3，图3是图2所示各种输入信号、输出信号和节点电压的时序图。每一GOA电路单元SR(n)输出扫描信号G(n)的期间，亦即图3所示的t3，称之为扫描期间，其余时间称为非扫描期间。非扫描期间又分为预充电期间tl_t2及等待(idle)期间t5。为便于说明，以下实施例是以采用时钟信号CKl和CK2(分别表示图2的第一时钟信号CKVl和第二