专利名称：多晶硅薄膜晶体管液晶显示器的电路布局方法
技术领域：
本发明关于一种多晶硅薄膜晶体管液晶显示器的电路布局方法，特别指一种决定多晶硅薄膜晶体管液晶显示器的时序控制电路在液晶面板内的位置，以提升该多晶硅薄膜晶体管液晶显示器的显像品质的方法。
背景技术：
液晶显示器具有外型轻、薄、耗电量少以及无辐射污染等特性，已被广泛地应用在笔记型计算机(notebook)、个人数字助理(PDA)等便携式信息产品上，甚至已有逐渐取代传统桌上型计算机的阴极射线管(cathode ray tube，CRT)监视器的趋势。由于液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的透射量，进一步产生不同强度的输出光线，而液晶显示器即是利用液晶分子此种特性来产生不同灰度的红、蓝、绿光，进一步使液晶显示器产生丰富的图像。
目前市面上的液晶显示器大多可区分为非晶硅薄膜晶体管液晶显示器(amorphous silicon Thin Film Transistor Liquid Crystal Display，a-TFT LCD)与多晶硅薄膜晶体管液晶显示器(polysilicon Thin Film Transistor Liquid CrystalDisplay，polysilicon TFT LCD)这两种，而因多晶硅薄膜晶体管液晶显示器比非晶硅薄膜晶体管液晶显示器有较好的显示特性，故多晶硅薄膜晶体管液晶显示器常被使用在对显示品质有较高要求的场合上。传统上，用于控制多晶硅薄膜晶体管液晶显示器操作的驱动电路是以集成电路制成，并压合在其液晶面板之上。然而，随着制造技术的改善，目前已可将多晶硅薄膜晶体管液晶显示器相关的驱动电路以及接口电路，全部以多晶硅薄膜晶体管液晶的形式集成在面板上，而借此也大幅地降低多晶硅薄膜晶体管液晶显示器的生产成本。
一般，像上述这种全集成式多晶硅薄膜晶体管液晶显示器通常包含有一时序控制电路(timing control circuit)，用于控制多晶硅薄膜晶体管液晶显示器上的各种逻辑电路的操作，然而因常规的多晶硅薄膜晶体管液晶显示器其时序控制电路在液晶面板内的位置并未最佳化，故其所显示的画质容易因时序信号不同步(clock skew)而劣化。请参考图1，图1为常规多晶硅薄膜晶体管液晶显示器10的示意图。多晶硅薄膜晶体管液晶显示器10包含有一面板12，多晶硅薄膜晶体管液晶显示器10相关的驱动电路及接口电路形成在面板12内。多晶硅薄膜晶体管液晶显示器10还包含有一显示区14、一第一数据线驱动电路16A、一第二数据线驱动电路16B、一扫描线驱动电路18、一共用电极驱动电路20、一时序控制电路22、一接口电路24以及一连接元件26，其中显示区14、第一数据线驱动电路16A、第二数据线驱动电路16B、扫描线驱动电路18、共用电极驱动电路20、时序控制电路22以及接口电24均以多晶硅薄膜晶体管的形式形成在面板12内，而连接元件26则连接到面板12。
多晶硅薄膜晶体管液晶显示器10通过连接元件26从外界接收图像信号Si，之后图像信号Si会经由接口电路24传送至多晶硅薄膜晶体管液晶显示器10的其他逻辑电路，以使显示区14显示出图像信号Si中所包含的图像。显示区14包含有多个显像单元，每一显像单元是用于构成画面中的一像素(pixel)或是一个次像素(sub-pixel)，而显像单元受到第一数据线驱动电路16A、第二数据驱动电路16B以及扫描线驱动电路18的驱动。此外，共用电极驱动电路20用于提供一共用电压，以加快显示区14所显示的画面的更新速度，而时序控制电路22用于产生一时序信号SA，其中第一数据线驱动电路16A、第二数据线驱动电路16B、扫描线驱动电路18以及接口电路24依据时序控制电路22所产生的时序信号SA来操作。然而，如上所述，因时序控制电路22在面板12内的位置并未最佳化，故多晶硅薄膜晶体管液晶显示器10所显示的画质容易因时序信号不同步而劣化。请参考图1及图2，图2为图1多晶硅薄膜晶体管液晶显示器10的时序信号SA的时序图，其中图2由上至下分别表示时序信号SA在时序控制电路22处、在第一数据线驱动电路16A处以及在第二数据线驱动电路16B处的波形。如图1所示，时序信号SA是经由一第一传输线28A传送至第一数据线驱动电路16A，并经由一第二传输线28B传送至第二数据线驱动电路16B，然而因第一传输线28A的长度大于第二传输线28B的长度，故如图2所示，时序信号SA传递至第一数据线驱动电路16A的延迟时间(delay time)T1与时序信号SA传递至第二数据线驱动电路16B的延迟时间T2会由所差异，而当延迟时间T1与延迟时间T2两者间的差异t大于某一可容许的时间间隔时，则会使得显示区14所显示的画面产生闪烁的现象。
发明内容
因此，本发明的目的即在于提供一种多晶硅薄膜晶体管液晶显示器的电路布局方法，以解决上述的问题。
依据本发明的方法实施的多晶硅薄膜晶体管液晶显示器包含有一面板、多个显示单元、一用于产生时序信号的时序控制电路，以及多个逻辑电路。显示单元、时序控制电路以及逻辑电路均形成在面板内，而逻辑电路会依据时序信号来控制显示单元的操作。本发明的方法是通过决定时序控制电路形成在面板内的位置，以使时序信号传递至各逻辑电路的延迟时间其间的差异小于10-6秒。因此，与常规的多晶硅薄膜晶体管液晶显示器相比较，依据本发明的方法实施的多晶硅薄膜晶体管液晶显示器较不易发生时序信号不同步的情况，进而可提升多晶硅薄膜晶体管液晶显示器的画质。
图1为常规多晶硅薄膜晶体管液晶显示器的示意图。
图2为图1多晶硅薄膜晶体管液晶显示器的时序信号的时序图。
图3为依据本发明的方法实施的多晶硅薄膜晶体管液晶显示器的示意图。
图4为图3多晶硅薄膜晶体管液晶显示器的显示区的电路图。
图5为图3多晶硅薄膜晶体管液晶显示器的时序信号的时序图。
附图符号说明10、50多晶硅薄膜晶体管液晶显示器 12、52面板14、54像素式 16A、56A第一数据线驱动电路16B、56B第二数据线驱动电路18、58扫描线驱动电路20、60共用电极驱动电路22、62时序控制电路24、64接口电路26、66连接元件68A第一传输线 68B第二传输线70显像单元72数据线第一组74数据线第二组76扫描线
78数据线具体实施方式
请参考图3及图4，图3为依据本发明的方法实施的多晶硅薄膜晶体管液晶显示器50的示意图，图4为图3多晶硅薄膜晶体管液晶显示器50的显示区54的电路图。与常规多晶硅薄膜晶体管液晶显示器10相同的，多晶硅薄膜晶体管液晶显示器50也包含有一面板52，而多晶硅薄膜晶体管液晶显示器50相关的驱动电路及接口电路形成在面板52内。多晶硅薄膜晶体管液晶显示器50还包含有一显示区54、一第一数据驱动电路56A、一第二数据驱动电路56B、一扫描线驱动电路58、一共用电极驱动电路60、一时序控制电路62、一接口电路64以及一连接元件66，其中显示区54、第一数据线驱动电路56A、第二数据线驱动电路56B、扫描线驱动电路58、共用电极驱动电路60、时序控制电路62以及接口电路64均以多晶硅薄膜晶体管的形式形成在面板52内，而连接元件66则连接到面板52。
多晶硅薄膜晶体管液晶显示器50会通过连接元件66从外界接收图像信号Si，之后图像信号Si会通过接口电路64传送至多晶硅薄膜晶体管液晶显示器50的其他逻辑电路，以使显示区54显示出图像信号Si中所包含的图像。如图4所示，显示区54包含有多个显像单元70，每一显像单元70是用于构成画面中的一像素(pixel)或是一个次像素(sub-pixel)，而每一显像单元70包含有一多晶硅薄膜晶体管Tr以及一液晶元件80，液晶元件80会因多晶硅薄膜晶体管Tr的导通状况而改变其显像特性。此外，多晶硅薄膜晶体管液晶显示器50还包含有多条扫描线(scan lines)76以及多条数据线(data lines)78，而所有的扫描线76及数据线78均连接到显示单元70。数据线78区分为一第一组72以及一第二组74，其中第一组72中的数据线78连接到第一数据线驱动电路56A，而第二组74中的数据线78则连接到第二数据线驱动电路56B并与第一组72的数据线78交错地排列。如图4所示，标示为DAm、DAm+1的数据线78属于第一组72，而标示为DBm、DBm+1的数据线78属于第二组74。此外，扫描线76连接到扫描线驱动电路58，扫描线驱动电路58可通过扫描线76来控制多晶硅薄膜晶体管Tr的导通，而当多晶硅薄膜晶体管Tr导通时，显像单元70的液晶元件80即会因所连接的数据线78上的电压而表现出对应的显示特性。此外，共用电极驱动电路60用于提供一共用电压于显像单元70，以加快显像单元70改变显像模式时的速度，而时序控制电路62则是用于产生一时序信号SA，其中第一数据线驱动电路56A、第二数据线驱动电路56B、扫描线驱动电路58以及接口电路64会依据时序控制电路62所产生的时序信号SA来操作。
与常规多晶硅薄膜晶体管液晶显示器10不同的是，多晶硅薄膜晶体管液晶显示器50的时序控制电路62在面板52内的位置是经过特别地考虑与计算，而使得时序控制电路62所产生的时序信号SA被传递至面板52内的其他逻辑电路的延迟时间其间的差异小于一预定时间间隔，以最佳化时序控制电路62在面板52内的位置。另外，为使多晶硅薄膜晶体管液晶显示器50符合高画质的需求，上述的预定时间间隔是设定为10-6秒。为说明此点，请参考图3及图5，图5为图3多晶硅薄膜晶体管液晶显示器50的时序信号SA的时序图，其中图5由上至下分别表示了时序信号SA在时序控制电路62处、在第一数据线驱动电路56A处以及在第二数据线驱动电路56B处的波形。如图3所示，时序控制电路62是设置在第一数据线驱动电路l6A与第二数据线驱动电路16B之间，并分别通过一第一导线68A及一第二导线68B而连接至第一数据线驱动电路16A与第二数据线驱动电路l6B，而其中第一导线68A与一第二导线68B几乎等长，故如图5所示，时序信号SA传递至第一数据线驱动电路56A的延迟时间T1与时序信号SA传递至第二数据线驱动电路56B的延迟时间T2几乎相等。因此，多晶硅薄膜晶体管液晶显示器50并不会像常规的多晶硅薄膜晶体管液晶显示器10会因延迟时间T1与延迟时间T2两者间的差异t过大，而产生画面闪烁的情况。
需特别说明的是，时序信号SA传递时会造成延迟的原因是传递时序信号SA的传输线(如传输线68A、68B)本身即具有电阻值，再加上其两端会产生寄生电容(parasite capacitor)，故会使得传输线会产生所谓的电阻电容(RC)效应，而造成时序信号SA的延迟现象。此外，为方便计算传输线所可能会造成延迟时间，通常会以传输线的等效电阻值(equivalent resistance)以及等效电容值(equivalent capacitance)来加以表示，而电阻的单位欧姆(Ω)乘以电容的单位法拉(F)后所得的单位为秒。一般，若传输线的等效电阻值与等效电容值的乘积越大的话，其所造成的时序信号SA延迟时间就会越长。当各传输线的等效电阻值及等效电容值的乘积其间的差异小于10-6秒时，则时序信号SA传递至各面板52内各逻辑电路(如第一数据线驱动电路56A、第二数据线驱动电路56B)的延迟时间其间的差异也会小于10-6秒，而其结果会使画质不容易因时序信号不同步而劣化。故当决定时序控制电路62形成在面板52内的位置时，除了可通过传输线的长度来决定之外，也可通过传输线的等效电阻值以及等效电容值来加以决定。
与常规的多晶硅薄膜晶体管液晶显示器相比较，依据本发明方法实施的多晶硅薄膜晶体管液晶显示器其时序控制电路在面板内的位置会被予以最佳化，故该时序控制电路所产生的时序信号传递至该面板内多个逻辑电路的延迟时间其间的差异小于一预定时间间隔，故多晶硅薄膜晶体管液晶显示器的画质不易因为时序信号不同步而劣化，也因而可显示画质较佳的画面。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等效变化与修改，均应属本发明的涵盖范围。
权利要求
1.一种多晶硅薄膜晶体管液晶显示器的电路布局方法，该多晶硅薄膜晶体管液晶显示器包含有一面板；多个显示单元，每一显示单元包含有至少一多晶硅薄膜晶体管；一时序控制电路，用于产生一时序信号；多个逻辑电路，用于依据该时序信号来控制该多个显示单元的操作；该方法包含有形成该多个显示单元在该面板内；形成该多个逻辑电路在该面板内；决定该时序控制电路形成在面板内的位置，以使该时序信号传递至该多个逻辑电路的延迟时间其间的差异小于10-6秒。
2.如权利要求1所述的方法，其中该时序信号是分别通过多条传输线传送至该多个逻辑电路，而各传输线的等效电阻值及等效电容值的乘积其间的差异小于10-6秒。
3.如权利要求1所述的方法，其中该多晶硅薄膜晶体管液晶显示器还包含有多条扫描线以及多条数据线，该多条扫描线及该多个数据线均连接到该多个显示单元，而该多个逻辑电路包括有一扫描线驱动电路，连接到该多条扫描线；一第一数据线驱动电路，连接到多条数据线的一第一组的数据线；一第二数据线驱动电路，连接到多条数据线的一第二组的数据线，而该第一组的数据线是与该第二组的数据线交错排列。
4.如权利要求3所述的方法，其中该时序信号是分别通过一第一传输线与第二传输线传送至该第一数据线驱动电路及该第二数据线驱动电路，其中该第一传输线的等效电阻值及等效电容值的乘积与该第二传输线的等效电阻值及等效电容值的乘积之间的差异小于10-6秒。
5.如权利要求1所述的方法，其中该多个逻辑电路包括有一接口电路，用于接收与传递一图像数据，以使该多个显示单元依据该图像数据操作。
全文摘要
一种多晶硅薄膜晶体管液晶显示器的电路布局方法，多晶硅薄膜晶体管液晶显示器包含有一面板、多个显示单元、一用于产生时序信号的时序控制电路，以及多个逻辑电路。多个逻辑电路会依据时序信号来控制多个显示单元的操作。本发明的方法决定时序控制电路形成在面板内的位置，以使时序信号传递至多个逻辑电路的延迟时间其间的差异小于10
文档编号G02F1/136GK1570737SQ0314727
公开日2005年1月26日 申请日期2003年7月11日 优先权日2003年7月11日
发明者杨健生 申请人:友达光电股份有限公司